[发明专利]一种解决芯片批次间增益不一致性的电路有效
申请号: | 201310651847.1 | 申请日: | 2013-12-05 |
公开(公告)号: | CN103607177A | 公开(公告)日: | 2014-02-26 |
发明(设计)人: | 王晓东;段宗明;马强;王曾祺;李智群 | 申请(专利权)人: | 中国电子科技集团公司第三十八研究所 |
主分类号: | H03G3/20 | 分类号: | H03G3/20;H03F1/26;H03F3/45;H04B1/16 |
代理公司: | 安徽汇朴律师事务所 34116 | 代理人: | 胡敏 |
地址: | 230001*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 解决 芯片 批次 增益 不一致性 电路 | ||
1.一种解决芯片批次间增益不一致性的电路,其用于解决CMOS射频接收前端芯片批次间增益的不一致性,该CMOS射频接收前端芯片包括低噪声放大器、混频器,差分射频信号经该低噪声放大器放大后,通过该混频器与本振信号混频输出正输出信号Vin+与负输出信号Vin-;其特征在于:该电路包括片内固定电阻分压模块、片内开关电阻阵列分压模块、增益随控制电压指数性变化的差分可变增益放大器模块;该片内开关电阻阵列分压模块的端点VC通过若干控制字端口控制分压产生VC电压值,该VC电压值结合该片内固定电阻分压模块产生控制电压VCONT;该差分可变增益放大器模块的同相端与反相端分别接收正输出信号Vin+与负输出信号Vin-,该差分可变增益放大器模块的控制端接收控制电压VCONT,控制电压VCONT控制该差分可变增益放大器模块输出若干档增益供选择。
2.如权利要求1所述的解决芯片批次间增益不一致性的电路,其特征在于:该片内固定电阻分压模块包括电阻R1~R5,电阻R1的一端连接电源VDD,电阻R1的另一端依次经由电阻R2、电阻R3电性接地,电阻R4的一端连接于电阻R2、电阻R3之间,电阻R4的另一端通过电阻R5连接该端点VC,电阻R4、电阻R5之间输出控制电压VCONT。
3.如权利要求2所述的解决芯片批次间增益不一致性的电路,其特征在于:该片内开关电阻阵列分压模块包括译码器、开关阵列、电阻阵列,由该译码器根据该若干控制字端口产生若干位控制信号用于控制该开关阵列,该开关阵列控制该电阻阵列输出不同的该VC电压值以产生不同的控制电压VCONT,最终控制该差分可变增益放大器模块能输出若干档增益。
4.如权利要求3所述的解决芯片批次间增益不一致性的电路,其特征在于:该若干控制字端口为四个控制字端口P0、P1、P2、P3,相应的译码器为4-16译码器,开关阵列由16个开关K0~K15组成,该电阻阵列提供16个电阻电压信号V0~V15;该4-16译码器输出16个控制信号分别控制16个开关K0~K15在16个电阻电压信号V0~V15中选择相应的电阻电压信号生成相应的VC电压值。
5.如权利要求4所述的解决芯片批次间增益不一致性的电路,其特征在于:控制电压VCONT满足以下公式:
6.如权利要求5所述的解决芯片批次间增益不一致性的电路,其特征在于:差分可变增益放大器模块采用一种工作在线性区的共源共柵差分放大器结构,差分对晶体管M1和M2的栅端作为信号输入,M1和M2源端连接尾电流源ISS的正端,尾电流源ISS的负端接地,M1和M2漏端分别连接共栅晶体管M3和M4的源端,M3和M4的漏端分别连接负载电阻RL1和RL2的负端,RL1和RL2的正端连接电源,控制电压施加在M3和M4的栅端,差分信号分别从M3和M4漏端与电阻RL1和RL2负端的连接处输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十八研究所,未经中国电子科技集团公司第三十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310651847.1/1.html,转载请声明来源钻瓜专利网。