[发明专利]一种去头去尾移位电路

说明书

技术领域

本发明属于集成电路设计领域，具体涉及一种去头去尾移位电路。

背景技术

目前，对于大数模平方的研究通常采用的方案是蒙哥马利算法，该算法在模平方的运算过程所耗费的时间和输入数据的长度成正比。

有鉴于此，有必要设计一种新型的平方电路，通过对运算过程的部分积的优化，减少部分积的次数，从而减少整个平方的运行时间，解决上述问题。

发明内容

本发明的目的在于提供一种去头去尾移位电路，它能够逐步对2m位数据进行去头去尾，同时左移，将剩余位置0，直至输出结果为0；适用于大数平方运算，可以有效减少平方运算过程的时间。

为了达到上述目的，本发明采用以下技术方案予以实现：包括2m位左移寄存器、m位Johnson左移计数器以及m位与门网络；其中，第2m位寄存器的第2m-1位和m位Johnson左移计数器的第m位输出连接到m位与门网络的第m位与门上，第m位与门的输出结果送入到第2m位的寄存器中，最终输出结果为第2m位的寄存器的Q；其中，Q为第2m位的寄存器中D触发器原码输出端输出的结果，且160≤m≤15360。

所述的m位Johnson左移计数器初始值均置为1。

所述的m位与门网络均为两输入与门。

所述的2m位左移寄存器中，每一个左移寄存器中包含一个D触发器以及一个二选一数据选择器，二选一数据选择器的输出端与D触发器的D输入端相连；第m位Johnson左移计数器的输出与第2m-1位寄存器的输出分别输入到第m位与门的两个输入端上，第m位与门将结果输入到第2m位的左移寄存器中的二选一数据选择器中。

与现有技术相比，本发明具有以下有益效果：

在本发明m位与门网络的输入分别来自2m位左移寄存器和m位Johnson左移计数器，输出结果为2m位的Q，该电路每经过一个时钟周期就可以去掉输入数据的最高位和最低位，并且将所得数据左移，低位补0。从而达到优化平方运算的部分积，减少运算时间的目的。

附图说明

图1为本发明去头去尾移位电路结构图；

图2为本发明具体的电路图。

具体实施方式

参见图1，本发明包括2m位左移寄存器、m位Johnson左移计数器以及m位与门网络；其中，m位Johnson左移计数器初始值均置为1。m位与门网络均为两输入与门。第2m位寄存器的第2m-1位和m位Johnson左移计数器的第m位输出连接到m位与门网络的第m位与门上，第m位与门的输出结果送入到第2m位的寄存器中，最终输出结果为第2m位的寄存器的Q；其中，Q为第2m位的寄存器中D触发器原码输出端输出的结果，且160≤m≤15360。2m位左移寄存器中，每一个左移寄存器中包含一个D触发器以及一个二选一数据选择器，二选一数据选择器的输出端与D触发器的D输入端相连；第m位Johnson左移计数器的输出与第2m-1位寄存器的输出分别输入到第m位与门的两个输入端上，第m位与门将结果输入到第2m位的左移寄存器中的二选一数据选择器中。

本发明的工作过程是：

参见图2，初始化时，RS=0，将2m位的移位寄存器全部置为0；SET=0，将m位Johnson左移计数器全部置为1；工作时，SE=0，当时钟上升沿到来时，输出Q=a_2ma_2m-1a_2m-2…a_m+1a_m…a₃a₂a₁，m位Johnson左移计数器的最低位变为0。经过一个时钟后，输出Q=a_2m-1a_2m-2…a_m+1a_m…a₃a₂00，而此时m位Johnson左移计数器的次低位也变为0。经过两个时钟后，输出Q=a_2m-2…a_m+1a_m…a₃0000，m位Johnson左移计数器的低三位都变为0。以此类推，每经过一个时钟之后，输出Q去头去尾左移一位，剩余低位以0填充，直到m+1个时钟之后，输出Q为全0。

下面以m=4的情况为例说明：

表1

参见表1，第0个CLK时，Johnson计数器输出全1，电路输出Q全为0；接下来每经过一个CLK，Johnson计数器输出J和电路输出Q按照上述规则变化，直到第5个CLK时，输出全0。a₈a₇a₆a₅a₄a₃a₂a₁为其他情况时，输出变化类似。