[发明专利]FinFET器件及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种FinFET器件及其形成方法。

背景技术

由于半导体器件的高度集成，传统的二维晶体管结构由于沟道尺寸的缩小将产生严重的短沟道效应，使得栅极对沟道的控制能力变差，使漏电流（leakage）增加，阻碍了半导体器件的进一步发展。

鳍式场效晶体管（Fin Field effect transistor，FinFET）是一种新的金属氧化半导体场效应晶体管，这种晶体管结构通常在绝缘体上硅（SOI）基片上形成，包括狭窄而孤立的鳍（Fin），鳍的侧壁带有栅极结构，即相对于上述二维晶体管具有更多的有效栅，对有源区的控制能力也有一定程度的提高，使得FinFET的结构使得器件尺寸更小，性能更好。

此时，进一步提高FinFET器件中栅极对有源区的控制能力，成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种FinFET器件及其形成方法，通过改变栅极与鳍的接触面积，以进一步提高栅极对有源区的控制能力。

为解决上述问题，本发明提供一种FinFET器件的形成方法，包括：

提供衬底，并在所述衬底上形成若干第一鳍；

在所述衬底上形成若干横跨所述第一鳍的伪栅；

在所述衬底、第一鳍以及伪栅上覆盖层间介质层；

平坦化所述层间介质层，使所述伪栅露出；

去除所述伪栅，以在所述层间介质层中形成若干间隙，所述间隙暴露出部分衬底以及部分第一鳍；

对所述间隙中的暴露出的第一鳍进行蚀刻，以形成侧壁向内凹陷的第二鳍；

在间隙中形成横跨并包覆所述暴露出的第二鳍的栅极结构。

可选的，形成第一鳍的步骤包括：

在所述衬底上形成若干条状的硬掩模；

以所述硬掩模为蚀刻停止层，对所述衬底进行蚀刻，以在衬底中形成若干凹槽，所述衬底上相对所述凹槽的凸出部分为所述第一鳍。

可选的，所述硬掩模采用氮化硅作为材料，所述硬掩模的厚度范围为3纳米～30纳米。

可选的，形成第一鳍的步骤包括，使所述第一鳍的横截面呈上小下大的梯形，所述第一鳍与衬底表面之间的角度小于85°。

可选的，在形成第一鳍的步骤之后，在形成伪栅的步骤之前，还包括以下步骤：

在所述第一鳍之间形成隔离区域。

可选的，采用浅沟槽隔离的方式形成所述隔离区域。

可选的，覆盖层间介质层的步骤包括，采用二氧化硅作为所述层间介质层的材料，并通过沉积的方式形成所述层间介质层。

可选的，在平坦化层间介质层的步骤中，通过化学机械研磨的方式平坦化所述层间介质层。

可选的，在去除伪栅的步骤中，采用选择性蚀刻去除所述伪栅。

可选的，在对暴露出的第一鳍进行蚀刻的步骤中包括：

采用干法蚀刻去除部分所述暴露出的第一鳍，以形成所述侧壁向内凹陷的第二鳍。

可选的，所述干法蚀刻的蚀刻剂包括氧气，还包括氯气、三氯化硼中的至少一种。

可选的，在干法蚀刻的过程中，氧气的流量范围为2～20标况毫升每分，氯气的流量范围为20～500标况毫升每分，三氯化硼的流量范围为20～500标况毫升每分；蚀刻机的功率范围在100瓦～1000瓦。

可选的，形成栅极结构的步骤包括：

在所述间隙中形成覆盖所述暴露出的第二鳍的高K介质层；

在所述高K介质层上形成横跨所述第二鳍的金属栅极。

可选的，形成栅极结构的步骤包括：使所述栅极结构填充所述间隙。

此外，本发明还提供一种FinFET器件，包括：

形成于衬底上的若干鳍；

若干横跨所述鳍的栅极结构，其中，所述鳍与所述栅极结构相接触的部分具有向内凹陷的侧壁；

形成于所述衬底以及鳍上的层间介质层，所述层间介质层与所述栅极结构间隔排列。

可选的，所述栅极结构包括设于所述鳍上的高K介质层，以及包覆于所述的高K介质层外的金属栅极。

与现有技术相比，本发明的技术方案具有以下优点：

通过使所述第二鳍的侧壁向内凹陷，使得后续形成的栅极结构与第二鳍之间的接触面积更大，从而提升了栅极结构对于第二鳍的控制能力，减小漏电流问题。

进一步，使所述第一鳍的横截面呈上小下大的梯形，这样的第一鳍的结构有利于在去除所述伪栅的步骤中，将所述伪栅较为彻底地去除。

附图说明