[发明专利]一种掐头去尾移位补值电路

说明书

技术领域

本发明涉及集成电路设计领域，特别涉及一种掐头去尾移位补值电路，适用于大数平方运算，可以有效减少平方运算过程的时间。

背景技术

目前，对于大数模平方的研究通常采用的方案是蒙哥马利算法，该算法在模平方的运算过程所耗费的时间和输入数据的长度成正比。

有鉴于此，有必要设计一种新型的平方电路，通过对运算过程的部分积的优化，减少部分积的次数，从而减少整个平方的运行时间，解决上述问题。

发明内容

本发明的目的在于提供一种掐头去尾移位补值电路，它能够逐步对2m+1位数据去头去尾左移后在低位重新存入数据。

为了达到上述目的，本发明采用以下技术方案予以实现：包括2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one-hot循环计数器；其中，2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连；其中，160≤m≤15360。

所述的二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连。

所述的m位one-hot循环计数器初始值均置为0，第一个有效时钟沿到来时最低位均置为1。

所述的m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连。

与现有技术相比，本发明具有以下有益效果：

本发明2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连，每经过一个时钟周期就可以去掉输入数据的最高位和最低位，并在左移后在低位补充数据，优化平方运算的部分积，从而减少运算时间。

进一步的，本发明二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连，控制数据的并行、串行输入方式，

进一步的，本发明m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连，控制数据在寄存器偶数位逐次插入。

附图说明

图1为本发明的电路结构图；

图2为本发明具体的电路图。

具体实施方式

参见图1，本发明包括2m+1位寄存器、m+1位二选一数据选择器、m位三选一数据选择器、m位one-hot循环计数器；其中，2m+1位寄存器中的m+1个奇数位寄存器的输入端分别与m+1位二选一数据选择器的输出端相连；2m+1位寄存器中的m个偶数位寄存器的输入端分别与m位三选一数据选择器的输出端相连。二选一数据选择器的控制信号端及三选一数据选择器的第一位控制信号端均与SE信号相连。m位one-hot循环计数器初始值均置为0，第一个有效时钟沿到来时最低位均置为1。m位one-hot循环计数器的m位输出端均与三选一数据选择器的第二位控制信号端相连；其中，160≤m≤15360。

本发明电路结构包括：2m+1位寄存器、m+1位二选一数据选择器电路、m位三选一数据选择器电路、m位one-hot循环计数器；其中，寄存器中m+1个奇数位的输入来自m+1位二选一数据选择器电路的输出，m个偶数位的输入来自m位三选一数据选择器电路的输出。二选一数据选择器电路的控制信号及三选一数据选择器电路的第一位控制信号为SE，控制数据的并行、串行输入方式，one-hot循环计数器的m位输出作为三选一电路三选一数据选择器的第二位控制信号，控制数据在寄存器偶数位的逐次插入。从而逐步对2m+1位数据去头去尾左移后在低位重新存入数据。

本发明的工作过程是：