[发明专利]一种用于模乘和模平方的快速模约简算法电路有效
| 申请号： | 201310655820.X | 申请日： | 2013-12-05 |
| 公开（公告）号： | CN103699357B | 公开（公告）日： | 2016-11-23 |
| 发明（设计）人： | 雷绍充;马璐钖;魏晓彤 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710049 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 平方 快速 模约简 算法 电路 | ||
1.一种用于模乘和模平方的快速模约简算法电路，其特征在于：包括乘法或平方的部分积产生电路、2个m+1位的二输入与门阵列、m+2位的全加器单元FA以及m+3位的扫描触发器；2个m+1位的二输入与门阵列的输出端上连接有用于将4个多位加数压缩成2个加数的m+1位的4-2压缩器；二输入与门阵列的一个输入端分别与扫描触发器的第m+1位和第m+2位的输出端相连，另一个输入端与m位的大素数P的补码Pb相连；2个m+1位的二输入与门阵列的输出端、部分积产生电路的输出端以及扫描触发器前m+1位的输出端均连接到4-2压缩器的输入端上；4-2压缩器的输出端与全加器单元FA的输入端相连，全加器单元FA的结果输出端与扫描触发器的输入端相连；其中，160≤m≤15360。
2.根据权利要求1所述的用于模乘和模平方的快速模约简算法电路，其特征在于：所述的4-2压缩器为m+1位的两级加法单元CSA。
3.根据权利要求2所述的用于模乘和模平方的快速模约简算法电路，其特征在于：所述两级加法单元CSA的4个加数分别来自于：部分积产生电路的部分积、扫描触发器累加和的前m+1位以及2个二输入与门阵列的输出。
4.根据权利要求1所述的用于模乘和模平方的快速模约简算法电路，其特征在于：所述的二输入与门阵列包括m+1位的第一二输入与门阵列、m+1位的第二二输入与门阵列；扫描触发器的第m+1位的输出连接到第一二输入与门阵列的一个输入端上，m位的大素数P的补码Pb的第0位至第m-1位分别连接到第一二输入与门阵列的第0位至第m-1位的另一个输入端上，第一二输入与门阵列的第m位的另一个输入端接“0”；扫描触发器的第m+2位的输出连接到第二二输入与门阵列的一个输入端上，m位的大素数P的补码Pb的第0位至第m-1位分别连接到第二二输入与门阵列的第1位至第m位的另一个输入端上，第二二输入与门阵列的第0位的另一个输入端接“0”。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310655820.X/1.html，转载请声明来源钻瓜专利网。
