[发明专利]具有集成电阻的槽形栅多晶硅结构的联栅晶体管

权利要求书

1.一种具有集成电阻的槽形栅多晶硅结构的联栅晶体管，在其下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多条N型的高掺杂浓度的发射区，该发射区的上面连接着N型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每条发射区的周围有P型的基区，基区的侧面连着掺杂浓度比基区高、深度比基区深度深的P型的槽形栅区，槽形栅区中的每条槽的底面和侧面都覆盖着绝缘层，每条槽的侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，其特征在于：

所述栅极与发射极之间集成了一个电阻；

所述电阻的阻值为5欧姆--100K欧姆。

2.如权利要求1所述的具有集成电阻的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述电阻为掺杂多晶硅电阻。

3.如权利要求2所述的具有集成电阻的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述掺杂多晶硅电阻的位置在联栅晶体管的周边与高压环邻接处。