[发明专利]基于通用测试平台的雷达信号单元性能测试与故障诊断系统

说明书

技术领域：

本发明涉及雷达电路故障检测与诊断技术领域，具体涉及基于测试平台的雷达信号单元性能测试与故障诊断系统。

背景技术：

相位编码中断连续波雷达通过脉冲压缩技术很好地解决了脉冲雷达作用距离和分辨力之间的矛盾，同时又有效提高了雷达的低截获性能，在现代雷达中得到了广泛的应用。

雷达信号处理单元是相位编码中断连续波雷达的关键电路之一，其主要由高速ADC、FPGA和DSP等器件组成，完成雷达中频回波信号数字化、正交下变频、脉冲压缩、多普勒补偿、杂波对消及目标检测等功能。其性能优劣将直接影响着雷达整机的技术指标。目前，雷达信号处理单元在产品生产、基层级及中继级维修过程中，主要采用人工手段辅以专用测试工装来进行性能测试和检修，测试效率低下，且无法完成故障的智能诊断和定位，适应不了现代装备的生产、基层级和中继级产品维修的需求。

自动测试系统(ATS)是现代测试技术和计算机技术相结合的产物。ATS将测试过程中所需要的激励仪器模块和测量仪器模块集成在一起，在计算机的控制作用下，产生被测对象所需要的激励信号并送往被测对象对应的激励信号节点，然后将被测对象关键测试点的响应信号进行采集、存储和分析，最终实现对被测对象性能的自动测试。构建基于通用测试平台的测试系统，可以充分利用ATS的设备资源，开展不同型号、不同类型装备的性能自动测试和故障诊断，有效提高了测试系统的测试效率，增加了测试设备的利用率，增强了ATS系统的可扩展性，符合国内外自动测试技术的发展趋势。

专利申请号为CN201120476100.3，发明名称为“一种基于BP神经网络的雷达故障诊断系统”的中国专利，主要是在雷达设备工作时进行实时监视雷达性能状态，可以及时提供预警信息，但它并不能够提供单板级测试和故障诊断。国内外有关基于通用ATS平台的雷达信号处理单元测试系统的专利尚未查到。

发明内容：

本发明的目的是提供基于测试平台的雷达信号单元性能测试与故障诊断系统，它具有以下显著优点：(1)采用通用测试平台1测试平台+接口测试适配器的系统架构，具有很强的通用性和可扩展性，可以多种装备共用同一个测试平台；(2)接口测试适配器4采用FPGA+ARM的硬件架构，具有很强的通用性、扩展性和可重构性；(3)通用测试平台1测试平台可以通过RS232串行通信口对接口测试适配器4进行控制，模拟产生相位编码中断连续波雷达的中频回波，并对模拟回波参数进行设置，具体包括中频频率、信噪比、信杂比、目标距离、目标速度和起伏特性、地杂波等，灵活产生理想测试环境、地杂波测试环境和干扰测试环境下测试信号处理单元所需要的各种激励信号矢量；(4)本测试系统能够自动完成相位编码中断连续波雷达信号处理单元的性能测试、故障诊断和故障定位，可应用于产品生产、产品的基层级和中继级检测维修，并可以通过软件升级，增加被测单元的测试种类。

为了解决背景技术所存在的问题，本发明采用以下技术方案：它包含通用测试平台1、测试程序集2、接口连接组件3和接口测试适配器4和被测信号处理单元5，通用测试平台1为测试程序集2、程控电源、频谱仪、信号发生器、数字示波器、数字三用表、数字I／O、通信接口、多路ADC及多路DAC等通用测试仪器和硬件资源，通用测试平台1通过接口连接组件2和接口测试适配器4连接，接口测试适配器4主要产生测试被测信号处理单元5所需的模拟中频回波激励信号，同时将激励响应信号适配进入测试系统，并进行部分响应信号的分析，接口测试适配器4采用FPGA+ARM的硬件架构，FPGA内部配置一定容量的双口RAM作为FPGA的控制寄存器，并将其作为ARM的外部扩展存储器，ARM通过修改这些控制寄存器的值来实现对FPGA的有效控制，ARM首先接收来自通用测试平台1的测试控制指令，然后将指令进行译码后写入FPGA的相应控制寄存器，FPGA根据控制寄存器中的指令来产生相应的激励信号，通过高速DAC输出，同时，FPGA还控制高速ADC完成部分激励响应信号的采样和分析，FPGA的时钟可以配置成板载50MHz晶振，或直接由通用测试平台1中的任意信号发生器提供，在调试状态采用板载晶振，正常工作状态则由通用测试平台1提供90MHz工作时钟，以保证和被测信号处理单元5时钟同源。

所述的FPGA采用Altera公司的EP3S110F1152I3，ARM采用ATMEL公司的AT91SAM9G20B-CU，ADC采用LT公司的LTC2208IUP，DAC采用ADI公司的高速AD9736BBC。