[发明专利]用于模拟存储器IP读功耗的电路

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种模拟存储器IP读功耗电路。

背景技术

在涉及到第三方NVM（Non Volatile Memory,非易失性存储器）IP的产品设计中，需要第三方厂商提供的仿真网表或者功耗波形用于仿真。一般情况下，第三方厂商出于信息安全的考虑，不愿提供仿真网表，只提供功耗波形；而第三方厂商提供的功耗波形是固定读频率的，并且时间点也是固定的。在产品设计仿真中需要对第三方厂商提供功耗波形进行适应性处理，使其读频率一致，时间点对齐。第三方厂商提供的功耗波形无法直接应用产品设计中需要进行适应性处理后才能使用造成产品设计进度延误。

发明内容

本发明要解决的技术问题是提供一种读频率和时间点由外部信号控制的模拟存储器IP读功耗电路。

为解决上述技术问题，本发明的模拟存储器IP读功耗电路，包括：

N个周期性电流源，所述周期性电流源是起始点错位循环，波形相同，其周期固定为存储器IP最快读周期T的该存储器IP的读功耗；

其中，N由周期T以及使用者对功耗触发的精度决定，假设误差为td，则N为T/td取整数；

N个单刀双置开关，与所述N个电流源一一对应，分别控制所述电源是否作为外部电源负载；

N个D触发器，与所述N个单刀双置开关一一对应，具有复位功能，能输出一固定脉宽的脉冲信号，控制其对应的单刀双置开关，使其对应的电流源作为外部电源的电流负载；

N个延时模块，与所述N个D触发器一一对应，具有上升沿延时功能，其延时为上述周期T；

外部电源，其电流负载的周期与起始时间点都由外部读时钟信号控制，模拟实际的读功耗；

每个单刀双置开关，其第一端接外部电源，其第二端接与其对应的内部直流电压源，其控制端接与其对应D触发器的Q端，其公共端接与其对应的电流源；

每个D触发器，其CP端接外部时钟信号，其R端通过其对应的延时模块接其Q端，其D端接与其对应的脉冲信号。

本发明在每次外部时钟信号Aclk上升沿来时，在外部电源vpwr端产生一段持续时间为T的功耗。这样就能在产品仿真中，模拟实际读功耗，该功耗频率由外部时钟信号Aclk频率决定，并且产生功耗的时间点与外部时钟信号Aclk上升沿的时间误差小于T/N。

本发明的模拟存储器IP读功耗电路其读频率和时间点由外部信号控制，其模拟的功耗波形能用于任何读频率、任意读时间点的仿真设计中。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例的结构示意图。

图2是本发明实施例的实施时序和功耗波形示意图。

具体实施方式

如图1所示，本发明一实施例，包括：

电流源Idd1、Idd2、Idd3、…IddN，是起始点错位循环，波形相同，周期固定(存储器IP最快读周期T)的一组存储器IP的读功耗，其中，N由周期T以及使用者对功耗触发的精度决定，假设误差为td，则N为T/td取整数；

单刀双置开关S1、S2、…SN，与所述电流源Idd1、Idd2、Idd3、…IddN一一对应，分别控制所述电流源是否作为外部电源负载；

D触发器D1、D2、…DN，与单刀双置开关S1、S2、…SN一一对应，具有复位功能，能输出一固定脉宽的脉冲信号，控制其对应的单刀双置开关，使其对应的电流源作为外部电源的电流负载；

延时模块del1、del2…delN，与触发器D1、D2、…DN一一对应，具有上升沿延时功能，其延时为周期T，T为该IP的最快读周期；

外部电源wpwr，其电流负载的周期与起始时间点都由外部读时钟信号Aclk控制，模拟实际的读功耗；

每个单刀双置开关，其第一端a接外部电源，其第二端b接与其对应的内部直流电压源，其控制端g接与其对应D触发器的Q端，其公共端接与其对应的电流源；

每个D触发器，其CP端接外部时钟信号，其R端通过其对应的延时模块接其Q端其D端接与其对应的脉冲信号。