[发明专利]用于负载开关和直流-直流器件的高密度MOSFET的器件结构及其制备方法

说明书

发明领域

本发明涉及金属氧化物半导体场效应晶体管（MOSFET），更确切地说是基于高密度沟槽的功率MOSFET。

技术背景

低压功率MOSFET通常用于负载开关器件。在负载开关器件中，要求降低器件的导通电阻（R_ds）。确切地说，应该是器件的R_dsA必须最小，其中R_dsA就是器件的导通电阻与器件的有源区面积的乘积。另外，低压功率MOSFET常用于高频直流-直流器件。在这些应用中，通常要求器件的开关速度达到最大。优化开关速度最关键的三个因素为：1）R_ds×Q_g；2）R_ds×Q_oss；以及3）Q_gd/Q_gs之比。首先，R_ds和栅极电荷（Q_g）的乘积可测试器件传导和开关的共同损耗。Q_g为栅漏电荷（Q_gd）和栅源电荷（Q_gs）之和。在第二个参数中，输出电荷Qoss用于测量当器件接通或断开时，需要充电和放电的电容。最后，使Q_gd/Q_gs的比值最小，当器件断开时，可以减少由很大的dV/dt导致器件接通的可能性。

如图1A所示，设计基于沟槽的MOSFET的目的之一是降低器件的R_dsA。基于沟槽的MOSFET可以除去平面型MOSFET中原有的JFET结构。通过除去JFET，可以降低晶胞间距。然而，基本的基于沟槽的MOSFET在本体区中不具备任何电荷平衡，从而增大了R_dsA。而且，栅极氧化物比较薄，在沟槽下方产生很高的电场，致使击穿电压较低。为了承载电压，漂流区中的掺杂浓度必须很低，从而对于带有较薄栅极氧化物的结构来说，增大了R_dsA。另外，由于很难进一步减小栅极氧化物的厚度，所以随着晶胞间距持续减小，基于沟槽的MOSFET并非是一个理想的选择。

人们一直试图利用各种方法，解决上述问题。图1B表示Baliga在美国专利号5,998,833中提出的第一种示例——屏蔽栅MOSFET。利用一个连接到源极电势的基于沟槽的屏蔽电极，代替较大的栅极电极，降低了MOSFET的栅漏电容（Cgd），在高频操作时，通过减少栅极放电和充电的电量，提高了开关速度。然而，由于源极电势通过屏蔽电极电容耦合到漏极，因此Baliga提出的MOSFET器件具有很高的输出电容。而且，为了承载闭锁电压，需要很厚的氧化物。最后，为了在同一个沟槽中，制备两个电气性分隔的多晶硅电极，需要进行复杂的工艺。当器件的间距缩至很深的亚微米级别时，制备的复杂性将进一步增大。

最后，Temple在美国专利申请号4,941,026中提出的图1C所示的MOSFET设计图，具有有利于优化器件开关特性的某些特点。Temple提出的器件利用二阶栅极氧化物，在栅极顶部附近具有薄氧化层，在栅极底部具有厚氧化层，以便制成低通道电阻和低漂流电阻的器件。栅极顶部的薄氧化物可以在栅极和本体区之间提供良好的耦合，在薄氧化物附近的沟槽中，产生很强的反转以及低导通电阻。栅极底部较厚的栅极氧化物产生电荷平衡效果，使得漂流区的掺杂浓度增高。漂流区中较高的掺杂浓度降低了它的电阻。

然而，由于图1C所示器件对本体接触区的失准误差高度敏感，并不能轻松地减小它的尺寸。例如，如果器件的间距尺寸降至深亚微米级别（例如0.5-0.6μm），那么接触掩膜的失准就相当于栅极的失准，可能会对器件的性能造成很大的影响。为了形成到本体区良好的欧姆接触，在使用接触掩膜之后，重掺杂注入欧姆接触区，其中欧姆接触区用导电类型与本体区相同的掺杂物重掺杂。如果接触掩膜中的开口对准得太靠近栅极，也就是说不是准确地位于硅台面结构的中心，那么使用掺杂层注入，形成同本体产生欧姆接触的接触区之后，注入的重掺杂物终止在通道中。如果重掺杂欧姆接触区处于通道中，那么器件的阈值电压和导通电阻将受到影响。而且，如果接触掩膜对准得离栅极过远，那么双极结型晶体管（BJT）的接通将成为一个问题。因为如果接触离沟槽较远的话，本体区的长度及其电阻都会增大。随着本体区电阻的增大，施加在本体区的电压也会增大。本体区上较大的压降将更容地接通寄生BJT，对器件造成损坏。

因此，为了制备深亚微米器件，优化后作为负载开关和高频直流-直流器件，必须使用将接触自对准到栅极的器件和方法，以避免上述不良效果。