[发明专利]具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法

说明书

本发明公开了一种半导体器件，包括在衬底的表面上形成的沟道结构，沟道结构由半导体材料形成。栅极结构覆盖沟道结构的表面的至少一部分并且由绝缘材料膜和栅极电极形成。源极结构连接到沟道结构的一端，并且漏极结构连接到沟道结构的另一端。沟道结构包括结构部件，结构部件减少半导体器件的漏电流。

技术领域

本发明总体涉及一种纳米线场效应晶体管（NWFET）或者鳍式场效应晶体管（finFET），其中沟道芯部被改造以用于减少漏电流。更具体而言，NWFET的纳米线沟道的芯部或者finFET的鳍部的芯部具有空腔或者芯部的空腔由电解质（诸如SiO₂）填充。

背景技术

集成电路（IC）设计的近来趋势是使用纳米线晶体管。图1示例地示出常规纳米线场效应晶体管（NWFET）配置100，其中纳米线101用作互连源极102和漏极103的沟道。栅极104用于控制沟道纳米线101的传导率。

如图1A中所示，栅极全包纳米线FET110具有包围纳米线101的、然后被掺杂的多晶硅结构112进一步覆盖的栅极结构111。在通过引用将内容结合于此的Bangsaruntip等人的第8,173,993号美国专利中，描述栅极全包纳米线FET的示例。

图2示例地示出常规finFET200，其中鳍部201用作互连源极202和漏极203的沟道而栅极204用于控制沟道传导率。不同于finFET的鳍部，NWFET100的纳米线沟道通常在截面图中大致为圆形，并且通常被支撑在衬底上方，如图1A中示例地所示。

如通过使用NWFET和finFET所示范的那样，与电子器件的小型化并行的是要求减少功率消耗，包括减少漏电流Ioff。

发明内容

鉴于常规方法和系统的前述和其它示例问题、缺点和弊端，本发明的示例特征是提供一种制作具有减少的功率消耗的NWFET和finFET的结构和方法。

在本发明的第一示例方面中，这里描述一种半导体器件，该半导体器件包括在衬底的表面上形成的沟道结构，沟道结构包括半导体材料。栅极结构覆盖沟道结构的表面的至少一部分，栅极结构包括绝缘材料膜和栅极电极。源极结构连接到沟道结构的一端，并且漏极结构连接到沟道结构的另一端。已经用减少半导体器件的漏电流的方式改造沟道结构。

本发明的其它方面、特征和优点将从后续公开内容和所附权利要求中更完全清楚。

附图说明

将从参照附图对本发明的一个示例实施例的以下具体描述中更好地理解的前述和其它示例目的、方面和优点，在附图中：

图1示例地示出常规NWFET100；

图1A示例地示出具有如下栅极结构111的常规NWFET，该栅极结构包围纳米线101以提供栅极全包配置110；

图2示例地示出常规finFET200；

图3图示本发明的示例实施例的纳米线结构301和鳍部结构302的截面图300，该截面图示范电介质芯部303；

图4提供示例特性曲线400，该特性曲线示范本发明提供的漏电流改进；

图5图示本发明的初始制作阶段500；

图6图示本发明的一个示例实施例的纳米线形成阶段600；

图7图示制作阶段700，在该阶段中在纳米线601和源极区域/漏极区域上沉积沟道层701；

图8图示制作阶段800，在该阶段中蚀刻源极区域/漏极区域的部分801以形成通向下层的开口，从而可以蚀刻掉纳米线芯部；

图9图示通过湿法蚀刻工艺从纳米线结构的两端蚀刻掉纳米线结构中的芯部601的制作阶段900。