[发明专利]多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法在审
申请号: | 201310681501.6 | 申请日: | 2013-12-12 |
公开(公告)号: | CN104717444A | 公开(公告)日: | 2015-06-17 |
发明(设计)人: | 王闯;贺莹;杨敬宝;李鹏;王国东 | 申请(专利权)人: | 中国航空工业集团公司第六三一研究所 |
主分类号: | H04N7/01 | 分类号: | H04N7/01 |
代理公司: | 西安智邦专利商标代理有限公司 61211 | 代理人: | 张倩 |
地址: | 710119 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 视频格式 vesa 协议 1920 x1440 分辨率 75 hz 视频 自动 转换 方法 | ||
1.多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法,其特征在于,包括以下步骤:
1】创建自动转换系统:
包括协议检测模块:用于对输入视频信号进行协议匹配,并根据匹配结果产生高电平使能信号CEn或低电平使能信号,包括协议1检测单元、协议2检测单元……以及协议N检测单元;
视频采集模块:对经过协议检测模块相匹配的输入视频信号的有效像素进行采集,包括协议1采集单元、协议2采集单元……以及协议N采集单元;各种协议的采集单元与检测单元一一对应,所述高电平使能信号CEn输入至给对应的协议N采集单元和多路选择开关控制器;
多路选择开关控制器:用于在高电平使能信号CEn的控制下,将协议匹配的视频采集模块采集到的有效像素数据缓存入采集存储单元;
采集存储单元:用于缓存输入视频信号的有效像素数据;
缩放处理模块:用于实时顺序地从采集存储单元读取有效像素数据并采用双线性插值算法将其缩放为1920*1440的分辨率大小,同时将其发送给输出存储单元;
输出存储单元:用于存储经过缩放处理模块处理后的有效像素数据;
以及发送控制模块:用于按照VESA协议1920X1440分辨率75Hz帧率视频时序标准产生视频消隐区的控制像素流,并从输出存储单元中顺序读取缩放后的像素数据,填充到视频数据流的有效像素区,从而实现输入视频到VESA协议1920X1440分辨率75Hz视频的转换;
2】将输入的视频信号分别送入到协议检测模块中各个协议检测单元中进行检测,若输入的视频信号与该协议N检测单元的协议匹配,则该协议N检测单元产生高电平的使能信号CEn,同时其余协议检测单元产生低电平使能信号;
3】高电平使能信号CEn驱动与协议N检测单元对应的协议N采集单元采集输入视频信号的有效像素;同时低电平使能信号使与其所对应的协议采集单元处于复位状态;
4】高电平使能信号CEn作为多路选择开关控制器的控制信号量,使得只有协议匹配的协议N采集单元采集的视频信号的有效像素通过多路选择开关控制器缓存至采集存储单元;
5】缩放处理模块从采集存储单元顺序读取完整帧的有效像素数据,并采用双线性插值算法将其缩放为1920*1440的分辨率大小,同时将其写入输出存储单元;
6】发送控制模块按照VESA协议1920X1440分辨率75Hz帧率视频时序标准产生视频消隐区的控制像素流,并从输出存储单元中顺序读取缩放后的像素数据,填充到视频数据流的有效像素区,从而实现输入视频到VESA协议1920X1440分辨率75Hz视频的转换。
2.根据权利要求1所述的多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法,其特征在于,协议检测模块及视频采集模块按照并行流水的方式工作,同步与各协议检测单元进行匹配,并在视频帧输入结束时同时产生匹配结果。
3.根据权利要求1或2所述的多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法,其特征在于,所述采集存储单元包括缓冲区A和缓冲区B:具体存储步骤为:
当前视频帧数据存储到缓冲区A时,从缓冲区B中读取存储的上一帧视频数据发送给缩放处理模块;
下一帧视频数据存储到缓冲B时,从缓冲区A中读取当前视频帧的数据发送给缩放处理模块。
4.根据权利要求3所述的多视频格式向VESA协议1920X1440分辨率75Hz帧率视频的自动转换方法,其特征在于,
所述协议检测模块实时分析并计算输入视频流的以下协议状态参数:相邻场同步信号Vsync脉冲之间所包含的行同步信号Hsync脉冲数目;场同步信号Vsync脉冲宽度范围内包含的行同步信号Hsync脉冲数目;相邻行同步信号Hsync脉冲之间包含的像素时钟CLK周期数目;行同步信号Hsync脉冲宽度范围内包含的像素时钟CLK周期数目;有效像素行中数据有效信号De脉冲宽度内包含的像素时钟CLK周期数目;从场同步信号Vsync脉冲跳变起到第一个有效像素行之间所包含的行同步信号Hsync脉冲数目;有效像素行中从行同步信号脉冲Hsync跳变起到数据有效信号De之间所包含的像素时钟CLK周期计数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司第六三一研究所;,未经中国航空工业集团公司第六三一研究所;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310681501.6/1.html,转载请声明来源钻瓜专利网。