[发明专利]一种宽带超低相位噪声的可直流调频参考源电路

说明书

技术领域

本发明属于相位噪声测试技术领域，尤其涉及的是一种宽带超低相位噪声的可直流调频参考源电路。

背景技术

在相位噪声测试领域，鉴频/鉴相法是测量相位噪声的主要方法之一，具有测量灵敏度高、测量范围宽、可分离调幅噪声等特点而得到广泛使用。但测量的灵敏度受到参考源本身相位噪声的限制，参考信号必须根据被测信号选择相等的频率，而且参考信号相位噪声要优于被测源的相位噪声，所以参考源信号必须是宽带超低相位噪声的合成频率信号；另外，在鉴频/鉴相法测量相位噪声过程中，被测信号与参考源信号混频鉴相，鉴相器提取出的微小噪声信号被数字采样，经数字滤波器处理后去驱动参考源的调谐端，组成闭环锁相环路，这就要求参考源具备被微小噪声信号进行直流调频的功能。

频率合成技术经历了三代，即直接频率合成技术(DS，Direct Frequency Synthesis)、锁相频率合成技术(PLL)和直接数字频率合成技术DDS(Direct Digital Synthesis)。

直接频率合成技术是用一个晶体振荡器作为参考源，经过混频、分频、倍频和带通滤波等来获得更多频率的频率成分。在低相位噪声频率合成方面直接频率合成技术具有突出的优势，但采用该技术设计参考源分辨率低，且无法实现直流调频。

锁相频率合成技术是利用一个或几个参考频率源，通过混频或分频等方式产生一系列的组合频率，然后用锁相环把压控振荡器的频率锁在参考频率上。其优点在于锁相环路相当于一个窄带跟踪滤波器，因此能很好的选择所需频率的信号，抑制杂散分量，有利于集成化和小型化。近些年小数分频技术在锁相频率合成上被广泛使用，使直流调频在锁相频率合成技术上得以实现。

DDS是一种新型的频率、相位波形合成技术，它充分利用了大规模集成电路的快速、低功耗、大容量、体积小等特点，与传统的频率合成器相比，具有相位噪声低、频率分辨率高、转换迅速等优点，它的频率、相位变化连续性可以用于相位及频率调制。但DDS输出频带有限，实际最高工作频率要服从奈奎斯特定律，只有时钟频率的一半，一般取时钟频率的40％左右；由于相位截断、幅度量化误差以及数模转换的非理想特性而带来的DDS的杂散多。

DDS技术的出现使得研制高性能的频率源成为可能，那就是将DDS和前两代合成技术混合使用从而综合它们的优点，这种频率合成器称为混合式频率合成器(Hybrid Frequency Synthesis)。DDS与PLL混合使用的方案很多，不同的方案有不同的特点，适合不同的工程需要。

图1所示为现有的解决方案，其利用具有小数分频器的锁相环合成所需频率范围及频率分辨率，对调制信号进行模数变换后，叠加到小数分频比上，通过改变小数分频比来改变合成信号的频率，实现直流调频。该小数分频锁相环电路包括：参考时钟、鉴相器、积分器、压控振荡器、前置分频器、Σ-Δ小数分频器和调制信号调理电路。

压控振荡器的输出信号，一路直接输出，另一路由前置分频器和Σ-Δ小数分频器实现分频，鉴相器对分频后的信号与参考时钟输出的参考信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考时钟频率上。Σ-Δ小数分频器为FPGA电路。调制信号由增益、偏置控制模块控制调制信号增益及偏置，并经过模数转换器实现模数转换，输出16位数字信号到Σ-Δ小数分频器。Σ-Δ小数分频器还包括寄存器，存储小数分频比。调制信号经过16位模数转换器转换后通过16位数据线加载到寄存器的相应位置上，从而改变了小数分频的分频比，由于小数分频器的分频比根据调制信号的变化而变化，压控振荡器的输出信号也按这一规律变化，从而实现了直流调频。

采用FPGA电路实现小数分频会受到器件工作频率和小数分频的分辨率所限，无法工作到更高频率，只能在较低的鉴相频率下工作，而较高的鉴相频率对锁相环频率合成器的相位噪声具有改善作用，因此所提及的现有技术无法使合成信号的相位噪声达到最佳。

采用单锁相环进行频率合成，在参考频率较低的情况下，若提高合成信号的输出频率就必须提高环路的分频比，而提高分频比会造成合成信号的相位噪声的恶化而不合适用做相位噪声测试的参考源。

若在现有技术基础上进一步提高合成信号的相位噪声，需要采用多个锁相环嵌套的结构，这样会使频率合成方案变得非常复杂，且增加了成本。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种宽带超低相位噪声的可直流调频参考源电路。