[发明专利]数字阵列模块发射通道脉内频谱参数测试装置及方法

权利要求书

1.一种数字阵列模块发射通道脉内频谱参数测试装置，其特征在于，包括状态控制模块、数字阵列模块、开关网络及频谱分析仪；所述状态控制模块，通过光纤与数字阵列模块进行连接，实现数字阵列模块的工作状态控制；所述数字阵列模块，用于实现所述开关网络的输入端口与数字阵列模块的发射信号输出端口进行连接，所述开关网络的输出端口与频谱分析仪的输入端口进行连接，用于实现发射信号的衰减、发射信号与频谱分析仪之间测试路径的选择；所述频谱分析仪的外触发端口与状态控制模块同步信号输出端口进行连接，所述频谱分析仪的射频输入端口与开关网络的输出端口进行连接，用于实现时间门模式下脉内频谱参数的测试。

2.如权利要求1所述的测试装置，其特征在于，所述状态控制模块包括FPGA、光模块与DAC芯片；所述FPGA通过光模块连接数字阵列模块，所述数字阵列模块再通过开关网络连接频谱分析仪，同时所述状态控制模块通过DAC芯片连接频谱分析仪外触发输入端口；所述FPGA，用于实现状态控制和同步所需的命令、数据和时间戳信息的输出；所述光模块，用于实现FPGA输出信号的光电转换；所述DAC芯片，用于实现同步信号的输出。

3.如权利要求1所述的测试装置，其特征在于，所述状态控制模块同步信号，用于实现数字阵列模块和频谱分析仪之间的同步。

4.如权利要求1所述的测试装置，其特征在于，所述同步信号和所述发射信号之间的延时是通过高性能数字示波器进行测试获得。

5.如权利要求1所述的测试装置，其特征在于，根据发射信号的脉宽设置频谱分析仪时间门宽度，时间门宽度为1/4～1/2发射信号的脉宽。

6.一种如权利要求1所述的数字阵列模块发射通道脉内频谱参数测试方法，其特征在于，包括以下步骤:

步骤1：建立一个状态控制模块，状态控制模块包括FPGA、光模块与DAC芯片；FPGA通过光模块连接数字阵列模块，所述数字阵列模块再通过开关网络连接频谱分析仪，同时FPGA通过DAC芯片连接频谱分析仪外触发输入端口；

步骤2：在时钟信号的上升沿，状态控制模块通过光模块对数字阵列模块的工作状态进行控制，同时传输同步信号数据发送给状态控制模块中的DAC芯片，使状态控制模块输出一路与数字阵列模块工作状态同步的脉冲信号，将状态控制模块输出的脉冲信号作为频谱分析仪的外触发输入信号，在数字阵列模块和频谱分析仪之间建立同步关系；

步骤3：将数字阵列模块的多路发射信号的经开关网络衰减和测试通道选择后输入至频谱分析仪射频输入端口；

步骤4：根据同步信号和发射信号之间的延时设置频谱分析仪的延迟时间，同时根据发射信号的脉宽设置时间门宽度，时间门宽度为1/4～1/2发射信号的脉宽；

步骤5：利用频谱分析仪获取发射通道脉内信杂比等频谱参数指标。

7.如权利要求6所述测试方法，其特征在于，所述步骤4中，所述同步信号和所述发射信号之间的延时是通过高性能数字示波器进行测试获得。