[发明专利]一种可寻址测试芯片及其测试方法

权利要求书

1.一种可寻址测试芯片的测试方法，其特征在于，可寻址电路与测试框架连接，测试框架与测试结构组连接，测试信号通过可寻址电路选择目标测试框架和所需测量的测试结构进行测试。

2.根据权利要求1所述的一种可寻址芯片测试方法，其特征在于，可寻址电路与测试框架的伪终端连接，伪终端与测试结构的引脚连接，所述伪终端是测试框架中人为设计的导电块。

3.根据权利要求1或2所述的一种可寻址测试芯片的测试方法，其特征在于，所述可寻址电路通过行地址译码电路、列地址译码电路和管脚选择译码电路同时输出信号进行选址以选择目标测试框架和所需测量的测试结构，其中测试框架是由行地址译码电路和列地址译码电路选择的，所需的测试结构是由管脚选择译码电路选择的。

4.根据权利要求1或2所述的一种可寻址测试芯片的测试方法，其特征在于，在对测试结构组的版图设计过程中，分析每一个测试结构对应的引脚和伪终端的连接关系，并根据连接关系通过软件进行绕线；所述的连接关系包含两端连接和四端连接两种类型。

5.一种用于权利要求1所述的测试方法的可寻址测试芯片，其特征在于，包括可寻址电路、若干个呈阵列排布的测试框架和若干个与测试框架一一对应的测试结构组，所述测试结构组摆放在测试框架中间。

6.根据权利要求5所述的一种可寻址测试芯片，其特征在于，所述可寻址电路包括周围地址译码电路和若干个开关电路，所述周围地址译码电路包括行地址译码电路、列地址译码电路和管脚选择译码电路；所述的行地址译码电路的输入端与PAD行地址位相连，输出端由若干条行地址线组成；所述列地址译码电路的输入端与PAD列地址位相连，其输出端由若干条列地址线组成；所有的行地址线和列地址线都与开关电路连接；所述管脚选择译码电路的输入端与PAD管脚选择位相连，输出端通过若干条管脚选择线连接到开关电路；开关电路还通过信号线连接到PAD信号位；开关电路与测试框架连接。

7.根据权利要求6所述的一种可寻址测试芯片，其特征在于，所述开关电路包括一个与门和四个MOS管；与门的第一个输入端连接一条行地址线，第二个输入端连接一条管脚选择线，输出端连接第三MOS管和第四MOS管的栅极；第一MOS管的漏极连接一条信号线，源极连接第三MOS管的漏极，栅极连接一条列地址线；第二MOS管的漏极连接另一条信号线，源极连接第四MOS管的漏极，栅极连接另一条列地址线；第三MOS管的源极和第四MOS管的源极相连以后连接到测试框架上。

8.根据权利要求6或7所述的一种可寻址测试芯片，其特征在于，所述的测试结构组由若干测试结构组成，所述的若干个测试结构重叠摆放，每个测试结构的每个引脚都连接有一个开关电路。

9.根据权利要求6或7所述的一种可寻址测试芯片，其特征在于，所述的行地址译码电路、列地址译码电路和管脚信号译码电路都采用二级译码，包括预译码器和二级译码器，预译码器和二级译码器连接，二级译码器与开关电路连接。

10.根据权利要求8所述的一种可寻址测试芯片，其特征在于，所述的测试框架包含有若干伪终端，所述的伪终端是测试框架中人为设计的与开关电路对应的导电块，每个测试结构的每个引脚与对应的开关电路输出端之间串联有一个伪终端，一个伪终端对应一个开关电路，一个引脚对应一个伪终端。