[发明专利]采用窗口映射机制的RapidIO控制器及其控制方法

说明书

技术领域

本发明属于嵌入式计算系统领域，尤其涉及采用窗口映射机制的RapidIO控制器及其控制方法。

背景技术

随着综合航空电子系统的不断发展，一方面，系统对其内部各个功能模块之间的数据交换和数据传输的速率和规模有了更高的需求，传统的并行总线由于时钟频率和信号走线的限制已经满足不了数据传输的需要；另一方面，由于系统规模越来越大，基于对系统容错性和系统网络重构的更高需求，常用的树状总线结构已经不再适合作为整个系统的架构模式。基于如此的应用需求和发展趋势，航电系统需要引入一种新的互连通信架构方式来解决这些问题。

RapidIO技术（ISO/IEC DIS18372）是一种高性能低引脚数基于包交换的交叉开关互连技术，是第一个嵌入式系统互连国际标准。它采用了高速串行总线技术，带宽高，延时低，适合高性能嵌入式系统内的互连通信，也非常适合于多器件紧耦合的工作环境。RapidIO互连架构多采用基于交换机的互连拓扑结构，系统中多个RapidIO端设备的点到点通信链路由交换机组织在一起，并且各个端设备在整个网络中都是对等的节点。这样，各端设备间可任意互连和并发传输，真正实现多组并发的数据交换，突破旧的“共享带宽”瓶颈，带宽会成倍增加。另外由于RapidIO各个端设备在整个网络中的对等性，系统配置更加灵活、规模可以增减，在某一端设备发生故障时也不会影响到整个网络，所以能为系统容错性和系统网络重构提供较好的技术支持。RapidIO的这些优点可以很好的解决综合航空电子系统发展中所面临的问题，所以综合航电系统中越来越多地采用RapidIO技术来构建系统内的互连通信。

目前新的PowerPC和高性能DSP处理器芯片大多都具有RapidIO控制器，这也为RapidIO系统网络的构建和配置管理提供了方便，但并不是所有的处理器都提供这种支持。X86，ARM，和一些旧的PowerPC，DSP处理器芯片都没有提供RapidIO接口，另外在一些使用FPGA实现简单处理器的应用中，也缺乏足够的RapidIO支持，这样在以RapidIO为通信网络的系统中使用这些处理器时，就需要一些手段来使这些处理器可以作为端设备连接到RapidIO总线中。一种可行的方法是通过桥芯片，例如有PCIE-RapidIO的桥芯片。但由于桥芯片通常只对应一种其他的标准总线，它无法通用性地对所有类型的处理器解决这种问题，而且并不是所有的处理器都可以寻找到合适的桥芯片作为解决方案。面向这种需求，我方基于FPGA芯片设计开发出一种新的采用窗口映射机制的RapidIO控制器，可以为各型处理器扩展RapidIO接口。

随着FPGA技术的不断发展，目前很多厂商的FPGA均提供了多路高速串行收发器，可以用于实现以太网接口，PCIE或RapidIO等高速串行总线接口。基于这种FPGA，很多设计公司开发了RapidIO的可编程逻辑设计IP Core，常规的RapidIO IP Core实现的是RapidIO端设备的物理层，传输层和一部分逻辑层的功能，可以对高速串行码进行编解码，从而转换为RapidIO包格式的并行数据信号来进行操作。

发明内容

为了解决背景技术中所存在的技术问题，本发明提出了一种采用窗口映射机制的RapidIO控制器及其控制方法，兼容性好，功能齐备。

本发明的技术解决方案是：采用窗口映射机制的RapidIO控制器，其特征在于：包括RapidIO IP Core、与外部处理器进行交互的并行局部总线、地址译码模块、扩展配置空间、发起方请求包生成模块、发起方回应包解析模块和发起总线请求的记录模块；地址译码模块根据扩展配置空间内的配置寄存器组所提供的各个地址空间的片选信息将并行局部总线上的读写操作片选译码到各个后级的被访问资源；发起方请求包生成模块负责在需要发起RapidIO总线请求时构建请求包；发起方回应包解析模块对本控制器发起RapidIO总线请求后收到的回应包进行解析，获取其中的回应信息并提供给其他模块；发起总线请求的记录模块对控制器发起的需要回应包的RapidIO总线请求进行记录。