[发明专利]一种对16位芯片内核进行调试控制的装置及方法

说明书

技术领域

本发明涉及芯片技术，尤其涉及一种对16位芯片内核进行调试控制的装置及方法。

背景技术

在芯片的设计中，通常采用8位CPU和32位CPU作为产品的内核，但是有些专用的芯片需要采用16位CPU。

目前，32位CPU芯片内核的调试控制一般都要嵌入一个接口模块，用以进行软件操作系统的调试，即软件与硬件的联调。软件程序必须通过该模块的接口把相应的指令输入给芯片的CPU，以此来控制芯片的调试过程。其总体结构框图如图1所示。

从图1中可以看出，传统的调试方案是在程序存储器中增加一个调试存储器，并设置一个调试接口。当CPU正常运行时，调试存储器则自动成为程序存储器的一部分，与程序存储器功能一致，用来存放软件操作系统。当CPU处于调试状态时，此调试存储器被独立的划分出来，用来存放调试程序。在调试模式下，当CPU正在执行程序存储器中的程序时，可以通过调试接口暂停程序存储器中的程序并向CPU插入调试存储器中的程序，此时CPU暂停当前的执行，开始执行调试程序。当调试程序执行结束后，调试接口还可以控制CPU继续执行程序存储器中的程序。此时调试接口仍能控制CPU何时执行或继续执行调试存储器中的程序，同时也可以向调试存储器写入相关的调试程序。

但是，对于16位的CPU，目前还没有统一规范的调试控制方案。

对于16位CPU，如果采用上述32位CPU的调试控制方法，会导致在调试模式下，由于程序存储器区域过小，使得原程序区的软件操作系统程序无法正常运行，从而导致了16位CPU芯片的调试失败。

发明内容

为了解决上述技术问题，本发明提供了一种对16位芯片内核进行调试控制的装置和方法，能够对16位CPU芯片以硬件方式进行功能和性能调试，同时提高了对16位CPU芯片进行功能和性能调试的效率。

为了达到本发明的目的，本发明提供了对16位芯片内核进行调试控制的装置，至少包括：

调试接口模块（202），用于将调试指令输出到调试指令缓存模块（204）；将调试使能信号输出到数据选择译码模块（206）；

调试指令缓存模块（204），用于接收来自所述调试接口模块的调试指令并缓存；

数据选择译码模块（206），用于接收来自外部程序指令缓存模块的程序指令、来自所述调试指令缓存模块（204）的调试指令以及来自调试接口模块（202）的调试使能信号；根据所述调试使能信号判断是选择程序指令还是选择调试指令：当所述调试使能信号使能时，对所述调试指令、以及所述调试使能信号进行译码，将译码后的调试指令以及调试使能信号输出到调试控制模块（208）；当所述调试使能信号无效时，对所述程序指令、以及所述调试使能信号进行译码，将译码后的程序指令以及调试使能信号输出到调试控制模块（208）；

调试控制模块（208），用于在接收到的调试使能信号使能时，对所述译码后的调试指令进行处理。

优选地，调试控制模块（208）还用于，在接收到的调试使能信号无效时，透传所述程序指令。

其中，所述调试控制模块（208）至少包括：

信号转换器（302），用于接收来自所述数据选择译码模块（206）的调试使能信号，当所述调试使能信号使能时，激活条件筛选器（306）和寄存器单元（308）；

指令分类器（304），用于在激活时，对来自所述数据选择译码模块（206）的译码后的调试指令中的指令类别信号进行分类，并将其分类结果输出至条件筛选器（306）；

条件筛选器（306），用于在激活时，对来自所述数据选择译码模块（206）的指令、以及来自指令分类器（304）的所述分类结果、进行筛选，得到其所对应的控制信号，并输出给寄存器单元（308），其中所述数据选择译码模块（206）的指令是指：由所述数据选择译码模块（206）对调试指令进行译码后，得到的指令；

寄存器单元（308），用于寄存来自条件筛选器（306）的输出内容。

优选地，所述信号转换器（302），进一步用于对所述接收到的调试使能信号进行信号延迟；其中所述信号延迟至少包括：将所述接收到的调试使能信号从一个单时钟周期信号变成一个多时钟周期信号。

优选地，所述寄存器单元（308）由一个或多个寄存器组成。

本发明还提供一种对16位芯片内核进行调试控制的方法，包括：