[发明专利]一种电子设备及信息处理的方法

说明书

本发明公开了一种电子设备及信息处理的方法，所述电子设备包括：第一处理单元，用于对接收的原始信息进行处理，获得第一处理信息；地址发生器，用于确定所述第一处理信息在存储阵列中的目标存储地址；所述存储阵列，用于在所述目标存储地址对所述第一处理信息进行处理，获得第二处理信息；第二处理单元，用于判断所述第二处理信息是否正确。通过该电子设备，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。

技术领域

本发明涉及电子技术领域，尤其涉及一种电子设备及信息处理的方法。

背景技术

LDPC码作为一种性能优异的信道编码方式，已在多种通信标准中得到广泛应用，高速、低功耗的LDPC码译码器是实际应用中的一项核心技术。QC-LDPC码作为LDPC码的一个子类，由于其校验矩阵的结构性使得它成为最具有应用价值的一类LDPC码。目前有很多的LDPC译码器，它们的基本结构如图1所示，LDPC码译码器的主要由四部分构成，该结构同样适用于QC-LDPC码：

1）CNU(校验节点处理单元)；

2）VNU(变量节点处理单元)；

3)存储阵列，由一系列的RAM组成；

4)校验单元。

目前针对LDPC的译码算法有很多，其中最小和算法是在硬件实现中较为普遍采用的一种算法，因为它在实现时只需加法运算和比较运算，方便在硬件中实现。译码过程中校验节点和变量节点交替更新，在VNU中进行硬判决。判决结果输出到校验单元与校验矩阵相乘，通过判断相乘结果是否为零验证硬判决结果的正确性。如果校验成功，则译码结束，将译码结果输出，否则继续进行迭代，直到达到最大迭代次数，或校验成功。

传统的QC-LDPC译码器结构中CNU和VNU处理方式有两种，一种是OMP(overlappedmessage passing)处理方式，一种是non-OMP方式，它们的对比如图2所示。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

从图2中可以看出non-OMP方式是CNU和VNU处理完全串行进行，这种处理方式CNU工作时VNU处于空闲状态，同样VNU在工作时CNU也处于空闲，这样造成了极大的资源浪费，也不利于吞吐量的提高。而OMP处理方式只需根据校验矩阵的特点在CNU开始工作时等待一段时间就可以启动VNU，这样就可以使CNU和VNU在大部分时间处于并行工作状态，从而提高了吞吐量。虽然OMP处理方式对non-OMP处理方式进行了改进，但是仍无法做到CNU和VNU完全并行，而且计算等待时间w的方法复杂，所以对译码结构还需进一步改进。

并且不论OMP处理方式还是non-OMP处理方式，CNU将处理后的每列数据随机存储到存储阵列，导致VNU读取数据时，还要对数据重新整理，导致译码器处理信息效率低下。

综上所述，现有技术中，由于CNU和VNU无法完全并行处理信息，并且CNU将处理后的每列数据随机存储到存储阵列，因此，存在着译码器处理信息效率低下，不利于吞吐量提高的技术问题。

发明内容

本申请实施例通过提供一种电子设备及信息处理的方法，消除了现有技术中由于CNU和VNU无法完全并行处理信息中，并且CNU将处理后的每列数据随机存储到存储阵列，导致译码器处理信息效率低下，不利于吞吐量提高的技术问题，实现了提高译码器处理信息的效率以及吞吐量的技术效果。