[发明专利]集成电路及其形成方法

说明书

本申请案涉及集成电路及其形成方法。可通过移除多晶硅层的顶部表面处在电阻器区域中的一部分来形成具有替换栅极MOS晶体管及多晶硅电阻器的集成电路。随后形成的栅极蚀刻硬掩模包含在MOS牺牲栅极上方的MOS硬掩模分段及在电阻器主体上方的电阻器硬掩模分段。所述电阻器主体比所述MOS牺牲栅极薄。在栅极替换工艺序列期间，移除所述MOS硬掩模分段，从而暴露所述MOS牺牲栅极同时使所述电阻器硬掩模分段的至少一部分仍保留在所述电阻器主体上方。用替换栅极替换所述MOS牺牲栅极而不替换所述电阻器主体。

技术领域

本发明涉及集成电路的领域。更特定来说，本发明涉及集成电路中的电阻器。

背景技术

集成电路可通过用金属替换金属氧化物半导体(MOS)晶体管的栅极中的多晶硅来形成，此工艺通常称为替换栅极。可期望在以替换栅极工艺形成的集成电路中形成多晶硅(通常称为多晶硅(polysilicon))电阻器。形成多晶硅电阻器必须维持电阻器区域中的多晶硅同时替换MOS晶体管栅极中的多晶硅。将多晶硅电阻器集成到集成电路制作序列中以提供所要范围的薄层电阻而不过度增加制作序列的成本及复杂度可能成为问题。

发明内容

以下呈现简化概要，以便提供对本发明的一个或一个以上方面的基本理解。此概要并非本发明的广泛概述，且既不打算识别本发明的关键性或决定性元件，也不打算描述其范围。相反，所述概要的主要目的是以简化形式呈现本发明的一些概念，以作为稍后所呈现的更详细描述的前言。

可通过移除多晶硅层的顶部表面处在电阻器区域中的一部分来形成具有替换栅极MOS晶体管及多晶硅电阻器的集成电路。随后形成的栅极蚀刻硬掩模包含在MOS牺牲栅极上方的MOS硬掩模分段及在电阻器主体上方的电阻器硬掩模分段。在栅极替换工艺序列期间，移除所述MOS硬掩模分段，从而暴露所述MOS牺牲栅极同时使所述电阻器硬掩模分段的至少一部分仍保留在所述电阻器主体上方。用替换栅极替换所述MOS牺牲栅极而不替换所述电阻器主体。

附图说明

图1A到图1J是在连续制作阶段中描绘的集成电路的横截面。

具体实施方式

参考附图来描述本发明。所述各图未按比例绘制且仅提供其来图解说明本发明。下文参考用于图解说明的实例性应用来描述本发明的数个方面。应理解，陈述众多特定细节、关系及方法以提供对本发明的理解。然而，相关领域的技术人员将易于认识到，可在不具有所述特定细节中的一者或一者以上的情况下或借助其它方法来实践本发明。在其它例子中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明并不限于所图解说明的动作或事件次序，因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。另外，未必需要所有所图解说明的动作或事件来实施根据本发明的方法。

可通过移除电阻器区域中的多晶硅层的顶部部分来形成具有替换栅极MOS晶体管及多晶硅电阻器的集成电路。随后形成的栅极蚀刻硬掩模包含在MOS牺牲栅极上方的MOS硬掩模分段及在电阻器主体上方的电阻器硬掩模分段。所述电阻器主体比所述MOS牺牲栅极薄。在栅极替换工艺序列期间，移除所述MOS硬掩模分段，从而暴露所述MOS牺牲栅极同时使所述电阻器硬掩模分段的至少一部分仍保留在所述电阻器主体上方。用替换栅极替换所述MOS牺牲栅极而不替换所述电阻器主体。

图1A到图1J是在连续制作阶段中描绘的集成电路的横截面。参考图1A，在半导体衬底102中及半导体衬底102上形成集成电路100。衬底102可为单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体定向区的混合定向技术(HOT)晶片或适合于制作集成电路100的其它材料。