[发明专利]多业务信令采集板卡数据包排序方法和装置

权利要求书

1.一种多业务信令采集板卡数据包排序装置，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的顺序，其特征在于：

多业务信令采集板卡数据包排序装置由板卡target模块和电脑主机host模块组成，板卡target模块和电脑主机host模块配合操作；

板卡target模块由多个板卡链路组成，每个板卡链路包括FPGA模块和用于存包的缓冲buffer模块；

电脑主机host模块由多个buffer模块组成，每个buffer模块分别与一个板卡链路相对应，电脑主机host模块包含有：数据包缓冲区buffer模块，和数据排序模块；数据排序模块分为数据取包GetPackage模块，比较时间戳TimeCompare模块，发包SendPackage模块，检查是否超时CheckTimeOut模块，其中，GetPackage模块，用于从每块板卡target模块的buffer模块中取一个包，记为P₁，P₂，……,P_N；TimeCompare模块用于比较取到的数据包时间戳TN的大小，得出时间戳最小的数据包，用数学公式表示：T_min＝Min(T₁，T₂，……，T_N)；SendPackage模块，用于将时间戳T_min最小对应的数据包P_min送给上层系统合成数据记录。

2.如权利要求1所述的多业务信令采集板卡数据包排序装置，其特征在于：

板卡target模块上的buffer模块用于缓存接收经过FPGA打过时间戳的数据。

3.如权利要求1所述的多业务信令采集板卡数据包排序装置，其特征在于：

板卡target模块上的FPGA模块用于实现三个功能：一是一定周期与主机同步，获取准确时间；二是负责给收到的数据包打时间戳； 三是发送定时包TimePacket。

4.如权利要求1所述的多业务信令采集板卡数据包排序装置，其特征在于：

数据包缓冲区buffer模块，用于缓存接收到的数据包，缓存的大小可以根据实际需要进行设置。

5.如权利要求1所述的多业务信令采集板卡数据包排序装置，其特征在于：

CheckTimeOut模块，用于检查板卡是否有包，在15ms的定时内，不但没有有效的数据包，而且也没有定时包，就判定该板卡故障不再参与取包排序，直至该板卡发出数据包。

6.一种多业务信令采集板卡数据包排序方法，用于正确处理多业务板卡采集机采集的数据包送往上层处理系统的时序，其特征在于，包括如下步骤：

(1)主机逐个槽位判断有没有插采集板卡，插的哪种类型的板卡；

(2)板卡不分主从，都设置成主卡，FPGA以一定周期与主机同步；

(3)FPGA接收到链路上的数据包，给数据包打时间戳，送给板卡target模块上的buffer模块；

(4)FPGA以一定周期发送定时包，设置为10ms，送给板卡target模块上的buffer模块；

(5)板卡target模块上的缓冲区里的数据在buffer模块满或者定时器时间到时，将buffer模块中的数据通过中断送给电脑主机host模块上的buffer模块；

(6)GetPackage模块轮询查看每块板卡target模块缓冲区中的 数据包，提取每个缓冲队列中的第一个数据包P_N；

(7)TimeCompare模块记录每个数据包P_N的时间戳，记为T_N，第一块板卡数据包的时间戳记为T₁，第二块板卡数据包的时间戳记为T₂，以此类推，比较时间戳T_N的大小，用数学公式表示：T_min＝Min(T₁，T₂，……，T_N)，记录T_mxn对应的数据P_min；

(8)SendPackage模块将时间戳最小的数据包P_min送走，在该缓冲队列中再取一个数据包，与其他队列的数据包继续比较哪个时间戳最小。

7.如权利要求6所述的多业务信令采集板卡数据包排序方法，其特征在于：

第(4)步中，FPGA以10ms为周期发送定时包，送给板卡target模块上的buffer模块。