[发明专利]在功率晶体管中集成自举电路元件的系统和方法

说明书

技术领域

本发明总体上涉及集成电路并且更具体地涉及在功率晶体管和其它集成电路器件中集成自举电路元件。

背景技术

一些集成电路，例如用于功率晶体管的驱动器电路需要自举电路来最有效地运行。在一个示例中，自举电路包括电容器和二极管并且运行来除供给电压之外还提供在电容器中存储的电压使得存在足够的功率将晶体管偏置到线性操作中。在另一示例中，自举电路包括电容器和晶体管。

除了容纳功率晶体管或其它集成电路的封装之外通常还提供自举电路，然而有时在相同的封装中提供自举电路的至少一部分。例如，封装中系统配置可以包括自举电路模块或相似的配置，其中提供自举电路以及在单一封装中的其它模块，然而自举电路仍保持至少部分地不同于在封装内的其它模块。

然而，尤其关于基于半导体的自举电容器和自举二极管两者，或自举晶体管，与其它电路元件（例如功率晶体管和其它器件）的真正硅级集成，整个自举电路的完全集成仍然是一个挑战。至少因为需要的自举电容的范围，挑战存在于自举电路元件和功率晶体管或其它电路的进一步硅级集成中以例如节省空间和成本并且提供简化的解决方案。

发明内容

实施例涉及在功率晶体管和/或其它集成电路器件中集成自举电路元件。

在实施例中，一种半导体器件包括封装；和集成电路，该集成电路布置在封装中并且包括互相耦合的至少一个晶体管器件和自举电路，自举电路包括基于半导体的自举电容器器件。

在实施例中，一种集成电路包括半导体功率晶体管；和电路，该电路包括利用半导体功率晶体管单片地形成的半导体电容器。

在实施例中，一种方法包括形成至少一个晶体管器件；并且利用该至少一个晶体管器件单片地形成基于半导体的自举电容器元件；并且在封装中设置所述单片地形成的至少一个晶体管器件和自举电容器元件。

在阅读下面的描述并且浏览附图时，本领域技术人员将认识到可被包括的附加的特征以及实施例的优点。

附图说明

考虑到下面结合附图的本发明的各种实施例的详细描述，本发明可以被更加完全地理解，其中：

图1是根据实施例的包括自举电路的浮动驱动器电路的框图。

图2A是根据实施例的自举电路集成布局的框图。

图2B是根据实施例的自举电路集成布局的框图。

图2C是根据实施例的自举电路集成布局的框图。

图2D是根据实施例的自举电路集成布局的框图。

图3是根据实施例的形成沟槽的方法的流程图。

图4A是根据实施例的自举电容器的侧截面图。

图4B是根据实施例的注入过程的侧截面图。

图4C是根据实施例的注入过程的侧截面图。

图4D是根据实施例的高侧集成的自举电容器的侧截面图。

图4E是根据实施例的高侧集成的自举电容器的侧截面图。

图5A是根据实施例的利用不同蚀刻工艺来形成沟槽的工艺阶段的侧截面图。

图5B是根据实施例的利用不同蚀刻工艺来形成沟槽的工艺阶段的侧截面图。

图5C是根据实施例的利用不同蚀刻工艺来形成沟槽的工艺阶段的侧截面图。

图5D是根据实施例的利用不同蚀刻工艺来形成沟槽的工艺阶段的侧截面图。

图6A是根据实施例的形成集成自举电容器的工艺阶段的侧截面图。

图6B是根据实施例的形成集成自举电容器的工艺阶段的侧截面图。

图6C是根据实施例的形成集成自举电容器的工艺阶段的侧截面图。

图6D是根据实施例的形成集成自举电容器的工艺阶段的侧截面图。

图6E是根据实施例的形成集成自举电容器的工艺阶段的侧截面图。

图7A是根据实施例的包括自举电路的浮动驱动器电路的框图。

图7B是根据实施例的自举电容器和自举晶体管的耦合布置的侧截面图。

图7C是根据实施例的自举电容器和自举晶体管的耦合布置的侧截面图。

图8是根据实施例的自举电容器和二极管的耦合布置的顶视图。

图9是根据实施例的自举电容器和二极管的耦合布置的顶视图。

图10是根据实施例的自举电容器和二极管的耦合布置的顶视图。