[发明专利]集成电路中硬件木马检测的信号处理方法及其系统

说明书

技术领域

本发明涉及集成电路检测的技术领域，特别是涉及一种集成电路中硬件木马检测的信号处理方法，以及一种集成电路中硬件木马检测的信号处理系统。

背景技术

由于半导体产业的全球化，造成了集成电路的设计过程与制造过程相互分离，这种商业模式极大地削弱了IC（integrated circuit，即为集成电路）设计方对于制造过程的控制力，使得集成电路在制造阶段越来越容易遭受对手的破坏行为和恶意修改。对手可以在IC的制造过程中往芯片中加入一些额外的恶意电路（也被称为“硬件木马”），这些硬件木马一旦被触发后，可摧毁或破坏系统，向对手泄露机密情报或秘密提供密钥等，这给那些应用于金融基础设施、交通运输等安全敏感领域的芯片带来了极大的安全隐患。

由于硬件木马具有隐蔽性，并且实现时灵活性很大，导致传统的设计阶段的验证技术和制造阶段的测试技术都不能直接被用于硬件木马检测，使得硬件木马的检测极其困难。

发明内容

针对现有集成电路测试技术不能检测硬件木马的问题，本发明提出一种集成电路中硬件木马检测的信号处理方法及其系统，能够根据集成电路的旁路信号对集成电路的硬件木马进行检测，提高集成电路的安全性。

一种集成电路中硬件木马检测的信号处理方法，包括以下步骤：

获取待测集成电路的至少两个旁路信号；

对各个所述旁路信号分别提取时域特征和频域特征，将所述待测集成电路对应的各个所述旁路信号的时域特征和频域特征组成n维特征向量，其中，n的具体数值由获取的旁路信号的个数以及对应的时域特征和频域特征的数目决定；

将所述n维特征向量按照预设转换方式转换成表征集成电路中存在硬件木马的风险大小的硬件木马风险指数；

将所述待测集成电路的硬件木马风险指数与预设的风险指数阈值进行比较，根据比较结果判断所述待测集成电路是否存在硬件木马。

一种集成电路中硬件木马检测的信号处理系统，包括：

旁路信号获取模块，用于获取待测集成电路的至少两个旁路信号；

特征提取模块，用于对各个所述旁路信号分别提取时域特征和频域特征，将所述待测集成电路对应的各个所述旁路信号的时域特征和频域特征组成n维特征向量，其中，n的具体数值由获取的旁路信号的个数以及对应的时域特征和频域特征的数目决定；

风险指数运算模块，用于将所述n维特征向量按照预设转换方式转换成表征集成电路中存在硬件木马的风险大小的硬件木马风险指数；

判断模块，用于将所述待测集成电路的硬件木马风险指数与预设的风险指数阈值进行比较，根据比较结果判断所述待测集成电路是否存在硬件木马。

本发明提供了一种集成电路中硬件木马检测的信号处理方法及其系统，从而在集成电路测试过程中实现硬件木马的检测。通过获取待测集成电路的至少两个旁路信号并分别提取时域特征和频域特征，将各个所述旁路信号的时域特征和频域特征组成n维特征向量，根据所述n维特征向量计算出表征集成电路中存在硬件木马的风险大小的硬件木马风险指数。基于多个旁路信号的时域特征和频域特征组成的n维特征向量对所述待测集成电路进行硬件木马检测，使检测结果准确性大大提高。根据所述硬件木马风险指数可以准确地判断集成电路的硬件木马存在风险，提高集成电路的安全性。

由于本发明可生成一个硬件木马风险指数来辅助测试人员对集成电路中是否存在硬件木马进行判定，使得该判定过程与现有技术相比更直观和客观。此外本发明考虑了集成电路多个旁路信号之间存在的内在耦合关系，因此可提高测试过程中硬件木马的检测分辨率。

附图说明

图1是本发明集成电路中硬件木马检测的信号处理方法的流程示意图；

图2是本发明集成电路中硬件木马检测的信号处理方法获得的待测集成电路芯片与参考集成电路芯片的行为对比示意图；

图3是本发明集成电路中硬件木马检测的信号处理方法一个实施例的硬件木马检测结果的示意图；

图4是本发明集成电路中硬件木马检测的信号处理系统的结构示意图。

具体实施方式

请参阅图1，图1是本发明集成电路中硬件木马检测的信号处理方法的流程示意图。

所述集成电路中硬件木马检测的信号处理方法，包括以下步骤：

S101，获取待测集成电路的至少两个旁路信号；