[发明专利]用于液晶显示的GOA电路及显示装置

权利要求书

1.一种用于液晶显示的GOA电路，其特征在于，包括级联的多个GOA单元，按照第n级GOA单元控制对显示区域第n级水平扫描线（G(n)）充电，该第n级GOA单元包括上拉电路（100）、下拉电路（200）、下拉维持电路（300）、上拉控制电路（400）及自举电容（Cb），该上拉电路（100）、下拉电路（200）、下拉维持电路（300）及自举电容（Cb）分别与栅极信号点（Q（n））和该第n级水平扫描线（G（n））连接，该上拉控制电路（400）与该栅极信号点（Q（n））连接；

该下拉维持电路（300）包括：

第一薄膜晶体管（T32），其栅极连接第一电路点（P），漏极和源极分别连接该第n级水平扫描线（G（n））和输入直流低电压（VSS）；

第二薄膜晶体管（T33），其栅极连接第二电路点（K），漏极和源极分别连接该第n级水平扫描线（G（n））和输入直流低电压（VSS）；

第三薄膜晶体管（T52），其栅极连接该栅极信号点（Q（n）），漏极和源极分别连接该第一电路点（P）和输入该直流低电压（VSS）；

第四薄膜晶体管（T62），其栅极连接该栅极信号点（Q（n）），漏极和源极分别连接该第二电路点（K）和输入该直流低电压（VSS）；

第五薄膜晶体管（T43），其漏极和源极分别连接该栅极信号点（Q（n））和该第n级水平扫描线（G（n））；

第六薄膜晶体管（T42），其漏极和源极分别输入第n级时钟信号（CK（n））和连接该第五薄膜晶体管（T43）的栅极；

第七薄膜晶体管（T72），其栅极输入第一时钟信号（LC1），漏极和源极分别连接该第六薄膜晶体管（T42）的栅极和该第一电路点（P）；

第八薄膜晶体管（T73），其栅极输入第二时钟信号（LC2），漏极和源极分别连接该第六薄膜晶体管（T42）的栅极和该第二电路点（K）；

第九薄膜晶体管（T12），其栅极输入该第一时钟信号（LC1），漏极和源极分别输入该第一时钟信号（LC1）和连接该第六薄膜晶体管（T42）的栅极；

第十薄膜晶体管（T13），其栅极输入该第二时钟信号（LC2），漏极和源极分别输入该第二时钟信号（LC2）和连接该第六薄膜晶体管（T42）的栅极；

工作时，该第一时钟信号（LC1）和该第二时钟信号（LC2）的频率低于该第n级时钟信号（CK（n）），并且该第一时钟信号（LC1）对该第一电路点（P）的充电和该第二时钟信号（LC2）对该第二电路点（K）的充电交替进行。

2.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该上拉电路（100）包括：第十一薄膜晶体管（T21），其栅极连接该栅极信号点（Q（n）），漏极和源极分别输入该第n级时钟信号（CK（n））和连接该第n级水平扫描线（G（n））。

3.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该下拉电路（200）包括：第十二薄膜晶体管（T31），其栅极连接第n+2级水平扫描线（G（n+2）），漏极和源极分别连接该第n级水平扫描线（G（n））和输入该直流低电压（VSS）；第十三薄膜晶体管（T41），其栅极连接该第n+2级水平扫描线（G（n+2）），漏极和源极分别连接该栅极信号点（Q（n））和输入该直流低电压（VSS）。

4.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该上拉控制电路（400）包括：第十四薄膜晶体管（T11），其栅极连接第n-2级水平扫描线（G（n-2）），漏极和源极分别连接该第n-2级水平扫描线（G（n-2））和该栅极信号点（Q（n））。

5.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该第n级时钟信号的占空比为40%。

6.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该第一时钟信号（LC1）通过公共的金属线输入所述级联的多个GOA单元。

7.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该第二时钟信号（LC2）通过公共的金属线输入所述级联的多个GOA单元。

8.如权利要求1所述的用于液晶显示的GOA电路，其特征在于，该直流低电压（VSS）通过公共的金属线输入所述级联的多个GOA单元。

9.一种显示装置，其特征在于，包括如权利要求1所述的用于液晶显示的GOA电路。