[发明专利]非易失性暂存器单元、非易失性移位暂存器单元及操作方法

说明书

技术领域

本发明有关于数字电路中的非易失性暂存器(Non-volatile Register，NVR)及非易失性移位暂存器(Non-volatile Shift Register，NVSR)单元(cell)，尤有关于一种非易失性暂存器单元、非易失性移位暂存器单元及操作方法，可直接将非易失性数字信息载入至暂存器，以供快速和经常性参考。

背景技术

在数字电路中，暂存器及移位暂存器广泛应用于储存少量数字信息，以供快速和经常性参考。计算机程序的一共同特性为参考的局部性(locality of reference)：多个同样数值经常与重复地被存取，以及经常被使用的数值储存在暂存器中以提升效能(performance)。相较于存取主存储器单位(main memory unit)的一般数据，上述为使用快速暂存器的意义。为了建立数字电路中的暂存器及移位暂存器，传统的暂存器及移位暂存器的主要静态存储器元件(static memory element)通常是由一对交互连接(cross-connected)的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)反向器(inverter)111和112所构成，如图1中的电路图所示。因为在数字电路中，核心电压V_DD的数字表示为“1”，而接地电压V_SS的数字表示为“0”，所以通过图1中暂存器单元的交互连接反向器111和112的输出节点(output node)Q的电位(voltage potential)，来感测得到储存数字信息的一位(bit)。储存于多个暂存器的数字信息可直接从其输出节点并行地被读出。或者，将各单独输出节点的数目减少为串联的多个移位暂存器的单一输出节点，此移位暂存器是根据一时钟脉冲序列(clock sequence)，将数字数据从一暂存器移至下一个相邻暂存器。而储存于移位暂存器的一连串位的数字信息，则从前导(lead)暂存器的输出端口(output port)依序地被输出(send out)。

暂存器通常以其可储存的位数目来当作衡量单位，例如，一个“8位暂存器”或“32位暂存器”。取决于应用于运算处理单元(Computing Process Unit，CPU)或存储器单位，暂存器分为处理器(processor)暂存器和存储器暂存器。一处理器常含有多种暂存器，该些暂存器依其内容或指令而分类。例如，浮点(floating point)和常数(constant)暂存器储存浮点数(floating point number)和数值常数(numerical constant)；向量(vector)暂存器保存以单一指令多重数据所完成的向量处理数据；有条件的(conditional)暂存器保存真值(truth value)，通常用以决定是否应该或不应该执行某些指令；控制和状态暂存器应用于程序计数器(counter)、指令暂存器和程序状态字元(status word)。同时，存储器暂存器，例如缓冲(buffer)暂存器、数据暂存器、地址(address)暂存器和型态范围(type range)暂存器，是从随机存取存储器(Random Access Memory，RAM)撷取数据。

虽然在传统暂存器和移位暂存器中的数据可被快速和经常地存取，但在芯片(chip)电源关闭(turn off)后，储存的数据会消失，亦即储存在传统暂存器和移位暂存器中的数据为易失性。当一数字电路的电源开启(turn on)时，必须将初始数据从一芯片上非易失性存储器单位，如只读存储器(Read Only Memory，ROM)和电可擦洗可编程只读存储器(Electrical Erasable Programmable Read Only Memory，EEPROM)，或是从外部存储器单位，载入至暂存器。传统上，暂存器的数据撷取程序，需要时间读出来自存储器单位的数据，同时也需要时间将撷取的数据载入至该些暂存器，因而导致效能衰减(degradation)。该数据撷取程序也需要消耗更多来自非易失性存储器感测电路的芯片电力。因此，目前业界非常需要一种暂存器，无须通过传统数据撷取程序从非易失性存储器单位载入非易失性数据，以提升暂存器的效能和节省了感测非易失性存储器数据的芯片电力。

发明内容

本发明实施例的主要目的在于提供一种非易失性暂存器、非易失性移位暂存器及操作方法，以提升暂存器的效能和节省感测非易失性存储器数据的芯片电力。