[发明专利]一种消除电容失配误差的校准电路

说明书

技术领域

本发明涉及一种校准电路，特别涉及一种采用熔丝修调技术消除电容失配误差的校准电路，应用于差分输入逐次逼近型模数转换器中。

背景技术

随着便携式移动设备的飞速发展，低功耗模数转换器越来越受到电子工程师的青睐。逐次逼近型模数转换器（SAR结构ADC）凭借其自身固有优势在低功耗应用中成为了主流。受代工厂工艺条件的限制，电容的最小失配率为0.1%，因此逐次逼近型模数转换器精度只能达到12bits，无法满足一些高精度的应用需求。采用激光修调技术可以消除电容的失配误差，进而提高精度。但这一方法成本太高，无法实现批量生产。

另一种被广泛采用的消除电容失配误差的方法是首先通过测试得到各位的失配误差量，将其存储在误差存储器中，待电路正常工作时，存储的误差数据再被读出，输入到累加器中，通过累加器的累加结果控制校准DAC，将要补偿的电容值叠加到相应位的电容上，以消除电容的失配误差。通过该方法可以将逐次逼近型模数转换器的精度提高到16～18bits。

上述传统的通过存储误差然后补偿电容失配的方法存在以下问题：1.以差分输入SAR结构ADC为例，传统的误差校准DAC是对差分电容对一端的电容进行补偿，因此通常将其放置在被补偿电容阵列的一侧。伴随而来的问题是在版图中电容所占的面积就会增大。另外由于被补偿电容一侧增加了误差校准DAC，导致差分输入两端电容不对称，在版图布局和工艺生产中都会带来较大困难；2.由于需要对差分电容阵列中的每对电容误差进行校准，因此理论上设计多少位的SAR结构ADC就需要补偿多少个误差。以16bits ADC为例，为满足一对电容误差的补偿范围需求，需要分配多个熔丝才能实现较大范围的补偿值。假设需要10个熔丝能满足这一要求，那么实现对16bits ADC的补偿需要160个熔丝，其所占的面积是相当大的。而且现有结构的多个熔丝能实现的误差补偿范围较小，补偿能力有限。

现有的带校准DAC模块的电路由差分电容阵列，校准DAC，比较器，控制电路，误差存储单元，累加器构成。输入信号由差分电容阵列采样，然后由比较器进行判断。从最高位开始，依据比较器的输出结果，SAR控制逻辑对当前比较位的电容对进行相应操作，操作完成后再进行下一位的转换，直到进行完最低位的比较，即可获得完整的转换结果。通过测试得到差分电容阵列的电容失配误差后，将其存储在误差存储单元中。待电路开始转换后，在每一个比较周期内，存储的误差数据通过累加器作用到校准DAC，校准DAC将误差数据对应的电容误差叠加到相应位的电容上，进而消除电容失配误差。这一方法能够较为准确的实现对电容失配误差的补偿，不足之处是增加的校准DAC会占用较大面积。由于校准DAC只增加在了差分对的一侧，破坏了电路的对称性，在版图布局时会引入困难。

在现有的电容误差存储单元中，假设每一行由n个熔丝组成，与之对应的累加器输入端也是n位的。其中每个熔丝代表着一定的补偿值，如果当前熔丝值为1，表明当前熔丝所对应的补偿值被计入累加器；如果当前熔丝值为0，表明当前熔丝所对应的补偿值不被计入累加器。这n个熔丝值累加的结果即为对当前位的补偿值。当前每行熔丝能实现的误差补偿范围是由这n个熔丝通过不同的组合来确定的。如果需要对16位的ADC进行补偿，则需要16行的熔丝数据来实现对误差值的存储。这种电路结构能够实现对一定范围内误差值的补偿，但是误差补偿范围有限。另一个问题是当补偿高精度ADC时所需要的误差存储模块过于庞大，占用太大面积。

上述补偿方法可以在一定范围内实现对差分对电容失配误差的补偿，提高ADC的精度。但是伴随而来的是版图面积的大幅提升，极大地提高了电路的成本。另一方面，对每个电容能实现的误差补偿范围有限，不能补偿大的失配误差。

发明内容

本发明所解决的技术问题是：克服现有技术的不足，提供一种消除电容失配误差的校准电路，既不过多增加电容阵列的面积，又尽可能补偿了所有位的电容失配误差，在解决补偿问题的同时又不会引入版图布局中的非对称性问题。

本发明的技术方案是：一种消除电容失配误差的校准电路，包括熔丝阵列、累加器、控制电路和校准电容阵列；

熔丝阵列由m乘n根熔丝组成，m为熔丝阵列的行数，n为熔丝阵列的列数，其中x行为数据熔丝，m、n、x均为自然数，且x小于m；数据熔丝中存储需要修调的失配误差数据；

校准电容阵列在控制电路的作用下存储差分电容阵列左LSB的电容值与累加器输出的失配误差数据的叠加值；