[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在铜金属互连沟槽和通孔中填充铜金属互连层。根据本发明，在多孔低k介电层中形成铜金属互连层之后，通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构的过程中，可以避免在多孔低k介电层和铜金属互连层的顶部产生残留物。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在多孔低k介电层中形成铜金属互连层之后通过化学机械研磨去除形成在多孔低k介电层上的硬掩膜叠层结构时避免产生残留物的方法。

背景技术

在半导体器件的后段制程（BEOL）中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层。

为了提高双大马士革工艺的实施精度，在形成用于填充铜金属互连层的铜金属互连结构之前，需要在多孔低k介电层上形成硬掩膜叠层结构。现有的硬掩膜叠层结构如图1A所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101、多孔低k介电层102和硬掩膜叠层结构，所述硬掩膜叠层结构由自下而上层叠的缓冲层103和硬掩膜层104构成，其中，缓冲层103由自下而上层叠的Black Diamond（具有低介电常数的碳化硅，简称BD）层103a和TEOS（正硅酸乙酯）层103b构成，在后续研磨填充的铜互连金属时可以避免机械应力对多孔低k介电层102的多孔化结构造成损伤，硬掩膜层104由自下而上层叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。

如图1B所示，在多孔低k介电层102中形成铜金属互连层105（铜金属互连层105和多孔低k介电层102之间形成有层叠的铜金属扩散阻挡层106和铜金属种子层107）之后，通过化学机械研磨露出多孔低k介电层102。在此过程中，由于金属硬掩膜层104a的构成材料通常为TiN，通过上述研磨去除硬掩膜叠层结构之后，在多孔低k介电层102和铜金属互连层105的顶部会有TiN的残余，进而影响后续上层铜金属互连层的形成。随着半导体器件特征尺寸的不断缩减，实施化学机械研磨的工艺窗口也随之减小，进而造成所述TiN的残余。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述硬掩膜层由两层以上的不同材料层层叠构成，最下层的材料层为氮化硅层；在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔；在所述铜金属互连沟槽和通孔中填充铜金属互连层。

进一步，所述硬掩膜层由自下而上层叠的三层不同材料层构成，所述三层材料层包括自下而上层叠的氮化硅硬掩膜层、金属硬掩膜层和氧化物硬掩膜层。

进一步，所述金属硬掩膜层的构成材料为TiN、BN、AlN或者其组合。

进一步，所述氧化物硬掩膜层的构成材料包括SiO₂或SiON，且相对于所述金属硬掩膜层的构成材料具有较好的蚀刻选择比。

进一步，形成所述铜金属互连沟槽和通孔的步骤包括：在所述硬掩膜层中形成用作所述沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连沟槽和通孔；对露出的所述氮化硅硬掩膜层实施回蚀刻处理，以扩大所述铜金属互连沟槽的上部开口部分，便于所述铜金属互连层填充的实施。