[发明专利]射频LDMOS器件及工艺方法

说明书

技术领域

本发明涉及半导体领域，特别是指一种射频LDMOS器件，本发明还涉及所述射频LDMOS器件的工艺方法。

背景技术

射频LDMOS（LDMOS：Laterally Diffused Metal Oxide Semiconductor）是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，由于其具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于以及无线广播与核磁共振、GSM、PCS、W-CDMA基站的功率放大器、手提式无线基站功率放大中。

目前常规的射频LDMOS的结构如图1所示，图中1是P型衬底，10是P型外延，11是体区，12是轻掺杂漂移区，15是多晶硅栅极，多晶硅栅极15之上还具有法拉第环17。在射频LDMOS器件的设计过程中，要求其具有大的击穿电压BV以及较小的导通电阻Rdson,同时，也要求较低的输入电容Cgs和输出电容Cds。较高的击穿电压BV有助于保证器件在实际工作时的稳定性，如工作电压为28～30V的射频LDMOS器件，其击穿电压需要达到65V以上。而导通电阻Rdson则会直接影响到器件的射频特性。在实际中，较高的击穿电压BV往往对应于很大的导通电阻Rdson，二者是相互制约的。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，其具有间隔的两段式法拉第屏蔽层，且其间隔区下方的漂移区杂质浓度高于漂移区的其他区域。

本发明所要解决的另一技术问题是提供所述射频LDMOS器件的工艺方法。

为解决上述问题，本发明所述的射频LDMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P型体区，一重掺杂P型区和射频LDMOS器件的源区位于所述P型体区中；所述P型外延中还具有轻掺杂漂移区，轻掺杂漂移区中具有所述LDMOS器件的漏区；所述P型体区与轻掺杂漂移区之间的硅表面具有栅氧及覆盖在栅氧之上的多晶硅栅极；多晶硅栅极及靠近多晶硅栅极的轻掺杂漂移区之上覆盖氧化层，氧化层上具有法拉第环；在P型体区远离轻掺杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的钨塞，钨塞上端连接所述重掺杂P型区；

所述的法拉第环是分为互不连接的两段式，第一段法拉第环覆盖多晶硅栅极及靠近多晶硅栅极的区域，第二段法拉第环覆盖在漂移区上方；所述的轻掺杂漂移区的杂质浓度为非均匀分布，两段法拉第环之间间隔区域的下方的漂移区杂质浓度高于漂移区其他区域的杂质浓度。

进一步地，所述第一段法拉第环其靠漏端的边缘与多晶硅栅极边缘的距离为0.5～1μm；第二段法拉第环与第一段法拉第环间距0.5～1μm，其宽度为0.5～1μm。

本发明所述的射频LDMOS器件的工艺方法，包含如下工艺步骤：

第1步，在P型衬底上生长P型外延；然后生长栅氧化层；整体淀积一层多晶硅并进行刻蚀，形成多晶硅栅极；保留多晶硅顶部的光刻胶，进行一次较高能量的轻掺杂N型离子注入，形成N型漂移区；

第2步，利用光刻定义，进行第二次较高能量的轻掺杂漂移区的N型离子注入；

第3步，形成P型体区，进行源区、漏区以及重掺杂P型区离子注入；

第4步，整体淀积一层氧化硅，再淀积一层金属层，并进行一次刻蚀，形成具有间隔的两段式法拉第环结构，第一段法拉第环覆盖多晶硅栅极，第二段法拉第环位于轻掺杂漂移区上方；制作钨塞。

进一步地，所述第1步中，所述轻掺杂漂移区离子注入的杂质为磷或砷，注入剂量为5x10¹¹～4x10¹²cm^-2，注入能量为50～300KeV。

进一步地，所述第2步中，第二次N型轻掺杂漂移区的注入区域距多晶硅栅极边缘0.5～1μm,宽度为0.5～2μm，杂质为磷或砷，注入能量50～500KeV，注入剂量为5x10¹¹～4x10¹²cm^-2。