[发明专利]LDPC码的译码方法

说明书

技术领域

本发明涉及一种信道纠错编译码领域，尤其涉及一种LDPC码的译码方法。

背景技术

LDPC码即低密度奇偶校验码（Low Density Parity Check Code，LDPC），它是由Robert G.Gallager博士于1963年提出的一类具有稀疏校验矩阵的线性分组码，不仅有逼近Shannon限的良好性能，而且译码复杂度较低,结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。LDPC码已经广泛应用于DTMB，DVB_S2,DVB_T2，以及4G通信系统中。

众多周知，在通常的系统中，为了实现较好的性能，通常需要达到足够的迭代次数，也就是说LDPC码需要较高的并行度进行同时运算，因此复杂度较高，因此，如何实现低成本和低功耗的译码器直接影响着整个系统芯片的竞争力。而本领域的技术人员都知道：译码器的实现很大一部分消耗在存储器上，于是，如何在不同的系统中，灵活地选择合适的存储设计，显得至为关键。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通用的低成本LDPC译码器系统及设计方法，该设计方法根据不同接收系统、不同校验矩阵的分布特点，比如1元的总数，行重、列重等，以及能达到该系统性能需求的信息更新的位宽，选择最优的译码器存储实现方法，以及与其相适应的并行方式，并进行必要的校验矩阵变换，以达到实现资源的最小化。

为实现上述目的及其他相关目的，本发明提供一种LDPC码的译码方法，其至少包括：

根据译码更新信息的位宽以及校验矩阵的特点选择存储器面积消耗最小的存储方式；

根据接收机系统主频、吞吐量以及最大迭代次数的需求，得到并行度需求，根据上述选择的存储方式，确定并行方式；

根据选择的存储方式和确定的并行方式，选择性的将存储单元化零为整，进行地址深度的合并和/或者位宽上的合并。

所述的LDPC码的译码方法，其还包括：选择性地对校验矩阵行进行置换和/或者加减，使得校验矩阵的分布利于存储。

所述的LDPC码的译码方法，其还包括：根据选择的存储方式和确定的并行方式，直接译码。

所述的LDPC码的译码方法，其还包括：将译码初始信息的顺序进行交换，以实施步骤（2）的并行方式和/或步骤（3）的存储合并，待译码结束后，将译码输出进行相应的逆交换。

所述的LDPC码的译码方法，其存储在译码过程中需要的交互信息，包括有2种节约的存储方式。

所述的LDPC码的译码方法，其所述存储方式1为：存储所有的1元对应的信息；所述存储方式2为：乒乓存储所有1元对应信息的符号位，以及所有校验行对应的绝对值最小值、绝对值次最小值、该校验行的符号以及最小值对应该行1元的序号。

所述的LDPC码的译码方法，其在接收机系统中，当设定了性能要求，信息更新的位宽便确定下来，比较存储方式1与存储方式2的大小，当存储方式1明显大于存储方式2时，采用存储方式2，反之，当存储方式2明显大于存储方式1时，则采用存储方式1。

所述的LDPC码的译码方法，其当存储方式1与存储方式2的大小较为接近时，则参考存储深度和宽度合并的结果，统计随机存储器的需要个数及消耗的存储器面积之和，确定选择方案。所述的LDPC码的译码方法，其在含有不同码率的LDPC码的通信系统中，包含多个校验矩阵，其实现方法是存储复用，统计所有校验矩阵的存储方式1和存储方式2，选出所有校验矩阵的存储方式1的最大值和存储方式2的最大值，将最大值比较后得到存储选择方案。

如上所述，本发明的LDPC码的译码方法，具有以下有益效果：本发明提供了一种通用的低成本LDPC码译码方法，该方法根据不同系统、不同校验矩阵的分布特点，1元的总数，行重、列重等，以及能达到该系统性能需求的信息更新的位宽，选择最优的译码器存储实现方法，以及与其相适应的并行方式，并进行必要的校验矩阵变换，以达到实现资源的最小化。

附图说明

图1显示为本发明的LDPC码的译码方法的流程示意图。

图2显示为本发明LDPC码的译码方法的地址合并的示意图。

图3为子矩阵中出现双对角或三对角，可采用的等效化解的单位循环移位阵示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。