[发明专利]像素阵列

说明书

技术领域

本发明涉及一种像素阵列，尤其涉及一种用于薄膜晶体管液晶显示器(thin-film-transistor liquid-crystal display,TFT-LCD)面板的像素阵列。

背景技术

近年来随着平面显示技术的成熟，薄膜晶体管液晶显示器基于其低消耗功率、高画质、空间利用效率佳、无辐射、重量轻以及体积小等优点而成为近年来显示器产品的主流。在薄膜晶体管液晶显示器的结构设计中，由于漏极所处的膜层与像素电极之间存在许多介电层(例如绝缘层、平坦层等)，因此通常会在像素阵列中设计接触开口(contact hole)，使漏极与像素电极之间电性导通而让像素信号可顺利地由漏极传至像素电极。

然而，此TFT-LCD的结构设计会因为工艺机台、工厂工艺能力等因素而影响接触开口的设计原则(design rule)，进而影响开口率(aperture ratio)的大小。尤其当工艺能力有限而无法缩小接触开口时，随着产品往高解析度提升，接触开口的配置将影响显示面板的像素结构的开口率。有鉴于此，TFT-LCD结构中的像素阵列设计仍具有改良的空间。

发明内容

本发明提供一种像素阵列，在相同的工艺能力下可以提供较高的解析度并维持良好的开口率。

本发明提供一种像素阵列包括多条扫描线、多条数据线、第一有源元件、第二有源元件、第一像素电极以及第二像素电极。第一有源元件与第二有源元件分别与对应的其中一条扫描线以及其中一条数据线电性连接。第一像素电极通过一接触开口与第一有源元件电性连接。第二像素电极通过该接触开口与第二有源元件电性连接。

基于上述，在本发明的像素阵列中，相邻的像素电极通过同一个接触开口与对应的有源元件电性连接。通过这种共用接触开口的电性连接方式，在维持相同工艺能力的前提下，可以设计出具有较高解析度(pixel per inch,PPI)的显示器产品，并可以降低接触开口的面积对像素阵列基板的开口率的影响。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是依照本发明的第一实施例的像素阵列俯视图。

图1B是图1A的像素阵列的等效电路图。

图1C是图1A的像素阵列基板沿线段I-I’的局部剖面图。

图2A是依照本发明的第二实施例的像素阵列俯视图。

图2B是图2A的像素阵列的等效电路图。

图2C是图2A的像素阵列基板沿线段I-I’的局部剖面图。

图3A是依照本发明的第三实施例的像素阵列俯视图。

图3B是图3A的像素阵列的等效电路图。

图3C是图3A的像素阵列基板沿线段I-I’的局部剖面图。

图4A是依照本发明的第四实施例的像素阵列俯视图。

图4B是图4A的像素阵列的等效电路图。

图4C是图4A的像素阵列基板沿线段I-I’的局部剖面图。

图5A是依照本发明的第五实施例的像素阵列俯视图。

图5B是图5A的像素阵列的等效电路图。

图5C是图5A的像素阵列基板沿线段I-I’的局部剖面图。

图6A是依照本发明的第六实施例的像素阵列俯视图。

图6B是图6A的像素阵列的等效电路图。

图6C是图6A的像素阵列基板沿线段I-I’的局部剖面图。

图7是依照本发明的第七实施例的像素阵列俯视图。

其中，附图标记说明如下：

100、200、300、400、500、600、700：像素阵列基板

110：基板

130：绝缘层

171、172、173、174、175：像素结构

CH1、CH2、CH3、CH4、CH5：通道层

Cst：存储电容器

D1、D2、D3、D4、D5：漏极

DL1、DL2：数据线

G1、G2、G3、G4、G5：栅极

PI1、PI2、PI3、PI4、PI5：像素电极

S1、S2、S3、S4、S5：源极

SL1、SL2、SL3：扫描线

ST1、ST2、ST3、ST4：间隙

T1、T2、T3、T4、T5：有源元件

W：接触开口

具体实施方式