[发明专利]无引线球脚表贴式高密度厚膜混合集成电路的集成方法

说明书

技术领域

本发明涉及集成电路，进一步来说，涉及厚膜混合集成电路，尤其涉及表贴式厚膜混合集成电路。

背景技术

原有混合电路的集成技术中，在陶瓷基片上，将半导体芯片、片式元器件直接装贴在厚膜基片上，再采用键合丝（金丝或硅铝丝）进行芯片与基片的引线键合，基片和管脚的引线键合，完成整个电器连接，最后在特定的气氛中将管基和管帽进行密封而成。原有混合电路的集成技术存在的主要问题是必须采用管基和管帽对内部电路进行封装，由于管基和管帽体积大、管脚长、连接管脚的内引线多、而且较长、因受封装外壳限制集成密度不易提高，因此，封装后厚膜混合集成电路的体积较大、高频干扰大，在装备小型化、高频等应用领域受到一定的限制。 

经检索，中国专利数据库中涉及厚膜混合集成电路的申请件有11件，基本上是近年申请的，如200910102792.2号《高可靠厚膜混合集成电路键合系统及其制造方法》、201110446104.1号《高集成高可靠工作温度可控厚膜混合集成电路的集成方法》、201210396194.2号《高灵敏温控厚膜混合集成电路的集成方法》、201210496732.5号《高密度厚膜混合集成电路的集成方法》等。目前尚无无引线球脚表贴式高密度厚膜混合集成电路的申请件。

发明内容

本发明旨在提供无引线球脚表贴式高密度厚膜混合集成电路的集成方法，通过取消封装外壳（含管基、管帽）、取消管脚及其内引线、提高集成密度，解决原有混合电路的集成技术存在的问题。

为达到上述发明目的，发明人提供的无引线球脚表贴式高密度厚膜混合集成电路的集成方法与原有厚膜混合集成电路不同的是：它不需要管基、管脚和引线，而是采用在陶瓷基片上，直接将厚膜混合集成电路对外连接端制作在陶瓷基片的底面，对外连接端为金属球面形的焊接球；在陶瓷基片的正面进行混合集成，对厚膜导带、厚膜阻带、厚膜电容、厚膜电感等采用绝缘介质厚膜进行密封、绝缘保护；对半导体裸芯片采用绝缘介质浆料进行涂封和固化保护；采用三维（3D）垂直叠层方式进行集成，提升集成密度。具体做法是取消原有集成方法的封帽工序，增加如下工序：

（1） 在厚膜导带印刷前增加基片通孔打孔工序；

（2） 在进行导带印刷的同时，进行通孔金属浆料填充；

（3） 阻带修调完毕后，进行绝缘介质浆料印刷，采用三氧化二铝陶瓷浆料烧结成膜；

（4） 在介质膜烧结完毕后，采用高压金丝打火或印刷金浆料再回流的方法形成金焊接球；

（5） 第一层采用倒装焊技术进行芯片级封装芯片的组装，或采用表面贴装技术进行片式元器件的组装；

（6） 第一层与第二层之间采用倒装焊技术进行球焊连接；

（7） 半导体裸芯片组装在顶层；

（8） 在顶层已组装和键合后的半导体裸芯片区域涂封绝缘介质浆料，采用低温固化玻璃浆料进行涂封。

上述基片通孔的孔径精确控制在0.1μm以内。

上述烧结成膜的工艺条件是：温度为650℃、烧结时间60min，在氮气保护环境中进行烧结。

上述低温固化的工艺条件是：温度为400℃、45min，在氮气保护环境中完成固化涂封。

本发明的集成方法集成的无引线球脚表贴式高密度厚膜混合集成电路有以下特点：①无封装外壳，体积大幅缩小；②无引脚及相应的内引线，减小相应的高频干扰；③采用底部球形引脚，减小正面导带长度，可提升频率特性和集成度；④采用三维（3D）垂直叠层方式进行集成，提升集成密度，缩小应用系统的体积；⑤实现表贴式安装，缩小装备体积，提升装备的高频性能；⑥提高装备系统的可靠性。

本发明方法生产的集成电路广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域，具有广阔的市场前景和应用空间。

附图说明

图1为本发明方法生产的集成电路示意图，图2为陶瓷基片通孔示意图，图3为厚膜导带、通孔填充示意图，图4为厚膜阻带示意图，图5为厚膜绝缘介质保护层示意图，图6为球型焊接区示意图，图7为第一层集成示意图，图8为第二层集成示意图，图9为绝缘介质浆料涂封示意图，图10为原有工艺流程框图，图11为本发明方法的工艺流程框图。

其中图2至图9为实施本发明方法的具体工序示意图。

上述各图中，1为陶瓷基片，2通孔，3为厚膜导带/键合区，4为厚膜阻带，5为绝缘介质保护层，6为引出端焊接球，7为球形焊接区，8为芯片级封装芯片，9为片式元器件，10为半导体裸芯片，11为键合丝，12为绝缘介质涂封层，13为金属通孔。