[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成铜金属互连结构之前在多孔低k介电层上形成硬掩膜叠层结构的方法。

背景技术

在半导体器件的后段制程(BEOL)中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层。

为了提高双大马士革工艺的实施精度，在形成用于填充铜金属互连层的铜金属互连结构之前，需要在多孔低k介电层上形成硬掩膜叠层结构。现有的硬掩膜叠层结构如图1A所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的蚀刻停止层101、多孔低k介电层102和硬掩膜叠层结构，所述硬掩膜叠层结构由自下而上层叠的缓冲层103和硬掩膜层104构成，其中，缓冲层103由自下而上层叠的Black Diamond(具有低介电常数的碳化硅，简称BD)层103a和TEOS(正硅酸乙酯)层103b构成，在后续研磨填充的铜互连金属时可以避免机械应力对多孔低k介电层102的多孔化结构造成损伤，硬掩膜层104由自下而上层叠的第一硬掩膜层104a和第二硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。

随着半导体器件特征尺寸的不断减小，为了降低填充铜金属互连层时的填充窗口的深宽比，如图1B所示，形成在多孔低k介电层102上的硬掩膜叠层结构不包含BD层103a。接下来，如图1C所示，通过干法蚀刻在图1B示出的多孔低k介电层102中形成与所述前端器件连通的铜金属互连结构105，其由通孔105a和沟槽105b构成。然后，实施湿法清洗，以去除前述蚀刻产生的残留物和杂质。

由于所述湿法清洗的腐蚀液(例如浓度为1:300的稀释的氢氟酸)对TEOS层103b的蚀刻速率小于对多孔低k介电层102的蚀刻速率，因此，在图1C中的位置106(即TEOS层103b和多孔低k介电层102之间的界面处)出现底切缺陷107(如图1D所示)，最终导致硬掩膜叠层结构103与多孔低k介电层102之间的剥离，影响后续在铜金属互连结构105的侧壁和底部沉积形成层叠的铜金属扩散阻挡层和铜金属种子层。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和由自下而上层叠的缓冲层和硬掩膜层构成的硬掩膜叠层结构，其中，所述缓冲层由通过改变源气体组成而实施的多次沉积工艺形成的两层以上材料构成；在所述多孔低k介电层中形成用于填充铜金属互连层的铜金属互连结构；在所述铜金属互连结构中填充铜金属互连层。

进一步，所述缓冲层由自下而上层叠的三层材料构成，所述三层材料中的下层材料是通过源气体为SiH₄和CO₂的沉积工艺形成的，用于避免后续实施的沉积对所述多孔低k介电层的损伤；中间层材料是通过源气体为SiH₄和N₂O的沉积工艺形成的，用于修复沉积所述下层材料时对所述多孔低k介电层的损伤；上层材料是通过源气体为SiH₄和O₂的沉积工艺形成的，用于构成所述缓冲层的主体，缩减后续实施的湿法清洗的腐蚀液分别对所述缓冲层和所述多孔低k介电层的蚀刻速率的差异。

进一步，形成所述三层材料所实施的沉积的工艺参数包括：功率100-5000W，压力0.1-10Torr，SiH₄的流量10-10000sccm，CO₂的流量10-10000sccm，N₂O的流量10-10000sccm，O₂的流量10-10000sccm。

进一步，所述硬掩膜层由自下而上层叠的第一硬掩膜层和第二硬掩膜层构成，所述第二硬掩膜层为氧化物硬掩膜层。

进一步，所述第一硬掩膜层的构成材料为TiN、BN、AlN或者其组合。

进一步，所述第二硬掩膜层的构成材料包括SiO₂或SiON，且相对于所述第一硬掩膜层的构成材料具有较好的蚀刻选择比。

进一步，形成所述铜金属互连结构包括：在所述硬掩膜层中形成用作所述铜金属互连结构中的沟槽的图案的第一开口，以露出所述缓冲层；在所述缓冲层和所述多孔低k介电层中形成用作所述铜金属互连结构中的通孔的图案的第二开口；以所述硬掩膜层为掩膜，同步蚀刻所述缓冲层和所述多孔低k介电层，以在所述多孔低k介电层中形成所述铜金属互连结构。