[发明专利]一种低功耗的片上网络任务映射方法

说明书

技术领域

本发明属于片上网络技术领域，涉及一种低功耗的片上网络任务映射方法。

背景技术

随着通用处理器的主频突破4GHz，人们发现单一提升主频的做法已经不能再有效地提高性能，反而却带来了功耗的急剧上涨，高频率的道路逐渐走到了尽头。于是对于计算机处理器的研究开始转向多处理核心的方向。早期的对称多处理器(SMP)多是采用在同一计算机上汇集一组CPU的方式，它们之间共享内存子系统以及总线结构。之后，由于纳米级制造工艺的引入，SMP开始转变为单芯片多处理器(Chip Multiprocessor，CMP)，即在同一芯片上集成多个处理核心，形成了现在我们所说的多核处理器。处理器本身的结构关系到整个芯片的面积、功耗和性能。如何继承和发展传统处理器的成果直接影响到多核处理器的性能和实现周期。

多核处理器的各处理核执行的程序之间有时需要进行数据共享与同步，因此其硬件结构必须支持核间通信。高效的通信机制是多核处理器高性能的重要保障。目前片上高效通信机制通常有两种：基于共享总线的cache结构，基于片上网络的互连结构。基于共享总线的cache结构是指每个处理核拥有共享的二级或三级cache，用于保存比较常用的数据，并通过总线进行通信。这种系统的优点是结构简单，通信速度快；缺点是可扩展性差。

共享总线显然无法满足大规模系统的需要。把互连网络用于片上系统设计，解决片上组件之间的通讯问题，这就是片上网络。片上网络(-Network On Chip，NoC)技术以其支持同时访问、可靠性高、可重用性高等特点被认为是更加理想的大规模CMP互连技术，其克服了总线结构可扩展性差的缺点，为10亿晶体管时代提供了一种可行的片上系统通讯机制。

在片上网络中，如何将任务映射到片上网络的处理器核上是非常重要的问题。一方面需要满足任务之间的通信延迟的约束；另一方面，由于片上网络中通信能耗较高，需要尽可能的降低通信能耗。现有的映射方法往往采用复杂的方法来进行映射，需要耗费大量的时间来进行映射过程的计算，这在某种程度上也增加了能耗。

发明内容

为解决上述问题，本发明的目的在于提供一种低功耗的片上网络任务映射方法。

为实现上述目的，本发明的技术方案为：

一种低功耗的片上网络任务映射方法，包括如下步骤：

S10：建立片上网络拓扑模型；

S11：建立多任务模型；

S12：确定约束条件,具体包括：

对任务集合T中任务T_m和T_n，分别映射到片上网络的处理器核C_i和C_j，满足通信延迟的约束条件为：

L_ij≤L(q_mn)

其中，L_ij表示从处理器核C_i到处理器核C_j的延迟，L(q_mn)表示任务T_m和T_n之间的通信延迟要求；

并且，所有任务都映射到片上网络后，要使所有已被映射的处理器核之间通信能耗E＝Σw_ij*E_ij最小；

S13：建立映射集合；

S14：进行任务与片上网络之间的映射，具体包括：

S140：对任务集合T，按照任务的f值进行降序排序，如果两个或两个以上任务的f值相同，则按照任务的W值进行排序，所述任务的f值表示与该任务存在通信关系的其他任务的数量，W值表示任务之间的通信带宽；排序后新的任务集合为T’，T与T’之间的对应关系为Map(T←→T’)；

S141：对处理器核集合C，按照处理器核的h值对处理器核进行降序排序，所述处理器核的h值表示该处理器核在所有方向直接连接的处理器核的数量；排序后新的任务集合为C’，C与C’之间的对应关系为Map(C←→C’)；

S142：从T’中取出第一个任务T₀’，将其映射到所有处理器核中具有最大的h值的处理器核C_x’上，并将(T₀’,C_x’)加入到G中；