[发明专利]非易失性半导体存储器件在审
| 申请号： | 201310711088.3 | 申请日： | 2008-09-26 |
| 公开（公告）号： | CN103646962A | 公开（公告）日： | 2014-03-19 |
| 发明（设计）人： | 安田直树 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/51 | 分类号： | H01L29/51;H01L29/792;H01L29/788;H01L21/28;H01L29/423;H01L27/115 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 屠长存 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 非易失性 半导体 存储 器件 | ||
1.一种非易失性半导体存储器件，包括：
半导体区；
在所述半导体区上的第一绝缘膜；
在所述第一绝缘膜上的电荷存储层；
在所述电荷存储层上的第二绝缘膜；以及
在所述第二绝缘膜上的控制栅电极，其中，
所述第二绝缘膜包含：由氧化铪形成的底层（A）、由氧化铪形成的顶层（C）、以及由(SiO2)x(Si3N4)1-x形成的中间层（B），其中，0.75≤x≤1，
所述中间层（B）形成在所述底层（A）与所述顶层（C）之间，
所述电荷存储层由多个层形成，并且
所述控制栅电极包含：包含Ta的第一层和包含W的第二层，所述第一层与所述顶层（C）接触，并且所述第二层与所述第一层接触。
2.根据权利要求1所述的器件，其中，
所述电荷存储层中的多个层中之一由氮化硅形成。
3.根据权利要求1所述的器件，其中，
所述电荷存储层中的多个层中之一由多晶硅形成。
4.根据权利要求1所述的器件，其中，
所述电荷存储层中的多个层中之一由掺杂了磷的多晶硅形成。
5.根据权利要求1所述的器件，其中，
所述电荷存储层中的多个层中之一由金属点形成。
6.根据权利要求1所述的器件，其中，
所述第一绝缘膜由氮氧化硅形成。
7.根据权利要求1所述的器件，其中，
所述底层（A）和所述顶层（C）具有相等的厚度。
8.根据权利要求7所述的器件，其中，
所述底层（A）和所述顶层（C）的厚度为5.1nm至11.4nm的范围内。
9.根据权利要求1所述的器件，其中，
所述底层（A）和所述顶层（C）的厚度不同。
10.根据权利要求1所述的器件，其中，
所述底层（A）的厚度比所述顶层（C）的厚度更大。
11.一种非易失性半导体存储器件，包括：
半导体区；
在所述半导体区上的第一绝缘膜；
在所述第一绝缘膜上的电荷存储层；
在所述电荷存储层上的第二绝缘膜；以及
在所述第二绝缘膜上的控制栅电极，其中，
所述第二绝缘膜包含：由氧化铪形成的底层（A）、由氧化铪形成的顶层（C）、以及由(SiO2)x(Si3N4)1-x形成的中间层（B），其中，0.75≤x≤1，
所述中间层（B）形成在所述底层（A）与所述顶层（C）之间，
所述电荷存储层由多个层形成，并且该多个层之一包含金属点，并且
所述控制栅电极包含：包含Ta的第一层和包含W的第二层，所述第一层与所述顶层（C）接触，并且所述第二层与所述第一层接触。
12.根据权利要求11所述的器件，其中，
所述电荷存储层中的多个层中之一由氮化硅形成。
13.根据权利要求11所述的器件，其中，
所述电荷存储层中的多个层中之一由多晶硅形成。
14.根据权利要求11所述的器件，其中，
所述电荷存储层中的多个层中之一由掺杂了磷的多晶硅形成。
15.根据权利要求11所述的器件，其中，
所述第一绝缘膜由氮氧化硅形成。
16.根据权利要求11所述的器件，其中，
所述底层（A）和所述顶层（C）具有相等的厚度。
17.根据权利要求15所述的器件，其中，
所述底层（A）和所述顶层（C）的厚度为5.1nm至11.4nm的范围内。
18.根据权利要求11所述的器件，其中，
所述底层（A）和所述顶层（C）的厚度不同。
19.根据权利要求1所述的器件，其中，
所述底层（A）的厚度比所述顶层（C）的厚度更大。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310711088.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
