[发明专利]一种32位CRC计算及EOF极性选择电路

说明书

技术领域

本发明属于计算机通信技术，涉及基于FC协议的一种32位CRC计算和EOF极性选择电路。

背景技术

根据FC-FS协议规定，FC-FS由相关功能层FC-1，FC-2，FC-3组成。

FC-1定义了传输协议层，包括串行编码、解码和检错。光纤通道传输信息采用8b/10b编码方式。传输字符的类型包括数据字符和特殊字符。每个数据字符或特殊字符都由两个列组成，两个列分别代表不同的传输字符，这两列都对应当前的极性（RD）值，RD是一个带正负号的二进制数，在有续集开始位置的RD即为头RD。在上电后，发射机应该把当前RD值初始化为负值。在传送任何传输字符后，发射机应根据传输字符的内容和其开头位置的RD来计算一个新的RD值。

FC-2层定义了FC的传输机制。根据FC-FS协议规定，所有的FC-2帧都由1个SOF界定符、6个帧头、帧有效载荷、CRC值和1个EOF界定符组成。其中，SOF界定符的RD值为负值；CRC值是根据该帧的帧头、帧有效载荷计算的CRC值；EOF界定符的RD值有正负两种，发射机发送的第一个EOF界定符的RD值为负值，其余EOF界定符的RD值要进行计算。

在FC-2帧传输过程中，FC设备有可能会对FC-2帧的内容进行修改。这样，该FC-2帧的CRC值和EOF界定符的极性值需要重新进行计算。

FC-2帧通常以16位宽度进行传输，并且连续传输；当FC-2帧以32位宽度进行传输时，会出现不连续传输情况。如何对以32位宽度并且不连续传输的FC-2帧的CRC值和EOF极性值进行计算，是当前存在的难题。

发明内容

为了解决背景技术中所存在的技术问题，本发明提出了一种32位CRC计算及EOF极性选择电路，用来支持32位宽度并且不连续传输的FC-2帧的CRC计算以及EOF极性的计算。

本发明的技术解决方案是：一种32位CRC计算及EOF极性选择电路，其特征在于：包括输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路和输出控制电路；输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路依次连接，控制电路分别与输入寄存器电路、CRC预处理电路、32位CRC计算电路、RDP预处理电路、32位RDP计算电路连接。

上述输入寄存器电路包括两级1位寄存器、两级4位寄存器、两级32位寄存器；1位寄存器与CRC预处理电路和输出控制电路连接；4位寄存器和CRC预处理电路连接；32位寄存器与CRC预处理电路和RDP预处理电路连接。

上述CRC预处理电路包括4输入与门、4输入或门以及分别与两者连接的2输入与门。

上述32位RDP预处理电路包括4输入与门、与4输入与门连接的32位多选器、与32位多选器连接的32位寄存器和4位寄存器；4位寄存器和32位寄存器连接。

上述32位RDP计算电路由依次连接的4个8位RDP计算电路组成；8位RDP计算电路包括2输入与门、2输入或门、8个2输入多选器和2输入异或门；2输入与门、2输入或门、2输入异或门与2输入多选器连接。

上述输出控制电路包括2个4输入与门、1个2输入与门，依次连接的2个2输入多选器，2输入异或门和2个寄存器；2输入多选器连接4输入与门和寄存器；2输入异或门与寄存器连接。

上述输出控制电路包括依次连接的4输入或门，2输入多选器和寄存器。

本发明具有的优点是：

1）完全采用数字电路实现，基于ASIC和FPGA均易于实现，易于移植；

2）计算速度快，只需3个时钟周期即可完成CRC和EOF极性的计算；

附图说明

图1是本发明的电路示意图；

图2是本发明的CRC预处理电路图；

图3是本发明的RDP预处理电路图；

图4是本发明的32位RDP计算电路图；

图5是本发明的8位RDP计算电路图；

图6是本发明的第一种输出控制电路图；

图7是本发明的第二种输出控制电路图；

具体实施方式

本发明的技术解决方案是，如图1所示，采用一种电路，包括输入寄存器电路1、CRC预处理电路2、32位CRC计算电路3、RDP预处理电路4、32位RDP计算电路5和输出控制电路6，来实现对不连续传输32位宽度的FC-2帧的CRC计算和EOF极性的计算。

具体实施例:下面结合附图及具体实施例对发明做进一步的详细说明。