[发明专利]用于异步逐步逼近模数转换器的多相时钟产生电路

说明书

技术领域

本发明涉及微电子技术领域，特别涉及一种用于异步逐步逼近模数转换器的多相时钟产生电路及具有其的用于异步逐步逼近模数转换器的控制逻辑电路。

背景技术

模数转换器（ADC）可实现将模拟信号转换为数字信号的功能，目前常有的结构有快闪型ADC，流水线型ADC，过采样型ADC，逐步逼近型ADC等。逐步逼近型ADC（即SARADC）作为其中一种类型的ADC，由于其在速度、精度及功耗等方面具有较好的折中而被广泛研究与应用。与相同分辨率的同步SAR ADC相比，异步SAR ADC不仅可以实现更高速率的转换速度，而且可以避免使用频率比采样率更高的时钟，降低因高速时钟导致的功耗，因此异步SAR ADC具有更加广阔的应用空间。例如，对于一个10-bit100MS/s的SAR ADC，若采用同步SAR ADC实现，则需要至少1GHz的同步时钟产生电路；而若采用异步SAR ADC实现，则只需要一个频率与采样频率等同的时钟即可，即100MHz。

异步SAR ADC采用同步采样，异步转换完成逐步逼近的功能实现将模拟信号转换为数字信号，对于一个N-bit的异步SAR ADC，需要N+1次操作完成一个转换周期，其中第一次实现同步采样功能，剩余的N次实现异步转换功能。由于用于N次异步转换的时间与用于第一次同步采样的时间基本相等，都必须在半个输入时钟周期内完成，因此需要一个多相时钟产生电路来产生多相时钟，来控制实现N次异步转换。

多相时钟主要通过级联延迟单元实现，具体实现电路有环形振荡器、延迟锁相环等。环形振荡器通过将几个延迟单元首尾相连构成一个环形，再由该环振荡产生多相时钟。延迟锁相环通过锁相环技术对延迟单元电路实现电压控制延迟线从而提供精确的多相时钟。然而，在异步SAR ADC中，传统的多相时钟产生方法是通过多个单次负脉冲产生器（SNPG）产生多个负脉冲，然后由一个时钟合成器将这些负脉冲合成为一个多相时钟，如图1a至图1c所示，图1a为单次负脉冲产生器的电路图，图1b为其时序图，图1c示出了传统的基于单次负脉冲产生器的多相时钟产生电路。多相时钟是由多个延迟不同的单次负脉冲产生器，最后通过一个时钟合成器（AND）产生的；对于每个时钟相的产生，需要从异步SAR逻辑到多相时钟产生电路的高速逐位交互操作。图2为传统的多相时钟产生电路用于触发异步SAR控制逻辑的电路图。如图2所示，对于单比特转换，环路所需的时间及用于模拟信号建立的时间分别为：

t_{loop_con}=t_comp+t_xor+t_and2+t_dff+t_npg+t_andn，   （1）

t_{dac_con}=t_npg+t_andn-t_andn-t_or。   （2）

其中，t_comp表示比较器的延迟时间，t_xor表示异或门的延迟时间，t_and2表示二输入与门的延迟时间，t_dff表示触发器的延迟时间，t_npg表示负脉冲产生器的延迟时间，t_andn表示n输入与门的延迟时间。

单比特转换期间，所需的冗余时间（即环路时间减去模拟信号建立的时间）为：

t_{d_con}=t_comp+t_xor+t_and2+2t_dff+t_or。   （3）

因此，由该方式产生的多相时钟去触发异步SAR逻辑，使得每一步转换的控制环路较为复杂，环路延时及冗余的时间较多，也使得用于模拟信号建立的时间较少。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的一个目的在于提出一种用于异步逐步逼近模数转换器的多相时钟产生电路，该电路基于门控环形振荡器的原理，排除了与异步逐步逼近逻辑之间的高速逐位交互操作，独立地产生高速多相时钟，使得用于异步转换的环路更加简单，进而减少逐步逼近模数转换器异步转换的时间和提高转换速度。

本发明的另一个目的在于提供一种用于异步逐步逼近模数转换器的控制逻辑电路。