[发明专利]一种下行同步系统及方法

权利要求书

1.一种下行同步系统，其特征在于：包括：

第一天线，用于实现与基站之间的信号的双向传输；

第二天线，用于实现与移动终端之间的信号的双向传输；

第一LTE-TDD上下行切换开关，用于实现信号连通方式的切换；

第二LTE-TDD上下行切换开关，用于实现信号连通方式的切换；

一模数转换处理单元，其用于将模拟中频信号数字化；

第一复混频处理单元，其用于产生所需频率并进行信道混频；

一数字下变频处理单元，其用于信道抽取与滤波；

一LTE-TDD下行同步处理单元：其用于对下行信号进行同步处理，以判断下行同步时刻；

一LTE-TDD上下行切换控制单元：根据下行同步时刻，对第一天线和第二天线进行开关控制以实现信号连通方式的切换；

一数字上变频处理单元，其用于将低速率基带信号上变频至中频；

第二复混频处理单元，其用于产生所需频率并进行信道混频；

一数模转换处理单元，其用于将数字中频信号转为模拟输出；

上述模块的连接关系如下：第一天线和第二天线的信号接收端分别接至第一LTE-TDD上下行切换开关的信号输入端，以将第一天线和第二天线所接收的天线信号传输给第一LTE-TDD上下行切换开关；第一天线和第二天线的信号发送端分别接至第二LTE-TDD上下行切换开关的信号输出端，以将第二LTE-TDD上下行切换开关输出的信号通过第一天线或第二天线发送出去；第一LTE-TDD上下行切换开关的输出端接模数转换处理单元的输入端；模数转换处理单元的输出端接至第一复混频处理单元的输入端；第一复混频处理单元的输出端接数字下变频处理单元的输入端；数字下变频处理单元的输出端接LTE-TDD下行同步处理单元的输入端和数字上变频处理单元的输入端；数字上变频处理单元的输出端接第二复混频处理单元的输入端；第二复混频处理单元的输出端接数模转换处理单元的输入端；数模转换处理单元的输出端接第二LTE-TDD上下行切换开关的输入端；LTE-TDD下行同步处理单元的输出端接LTE-TDD上下行切换控制单元的输入端；LTE-TDD上下行切换控制单元的输出端分别接第一LTE-TDD上下行切换开关的控制端和第二LTE-TDD上下行切换开关的控制端，LTE-TDD上下行切换控制单元向第一LTE-TDD上下行切换开关和第二LTE-TDD上下行切换开关输出控制信号，控制第一LTE-TDD上下行切换开关和第二LTE-TDD上下行切换开关的切换动作；

其中，所述LTE-TDD下行同步处理单元包括：

第一计数器模块，其用于控制移位寄存器模块的输出； 

一移位寄存器模块，其输入端接于数字下变频处理单元的输出端和第一计数器模块的输出端；该移位寄存器模块的地址可读，其至少包括用于存储数字下变频处理单元的I路数据的第一移位寄存器模块，以及用于存储数字下变频处理单元的Q路数据的第二移位寄存器模块，其中，I路数据和Q路数据各为64个；

第二计数器模块，用于控制LTE-TDD下行同步码存储模块的输出； 

一LTE-TDD下行同步码存储模块，其输入端接于第二计数器模块的输出端；其至少包括存储下行主同步码的第一LTE-TDD下行同步码存储模块，和存储下行辅同步码的第二LTE-TDD下行同步码存储模块，其中，下行主同步码和下行辅同步码用于互相关；

复数乘法器模块，其输入端接于移位寄存器模块的输出端和LTE-TDD下行同步码存储模块的输出端，其用于进行复数乘法运算； 

一累加器模块，其输入端接于复数乘法器模块的输出端，用于对移位寄存器模块和LTE-TDD下行同步码存储模块中的实部数据和虚部数据分别进行累加处理并输出端累加结果；

一绝对值模块，其输入端接于累加器模块的输出端，用于对累加器模块输出的累加结果进行取绝对值运算；

一加法器模块，其输入端接于绝对值模块的输出端，用于将绝对值模块输出的I路数据和Q路数据相加，得到互相关的结果；

一下行同步判定模块，其输入端接于加法器模块的输出端，将加法器模块输出的互相关结果与预设的门限值比较，并输出判断结果；

上述模块的连接关系如下：第一移位寄存器模块的输入端连接数字下变频处理单元的输出端，用于接收并存储数字下变频处理单元的输出数据，第二移位寄存器模块的输入端连接第一计数器模块的输出端，读取移位寄存器模块的数据并且输出；第一移位寄存器模块和第二移位寄存器模块连接至复数乘法器模块的输入端；第二计数器模块的输出端接LTE-TDD下行同步码存储模块，控制LTE-TDD下行同步码存储模块的输出；LTE-TDD下行同步码存储模块的输出端连接复数乘法器模块的输入端；复数乘法器模块的输出端连接累加器模块的输入端；累加器模块的输出端接绝对值模块的输入端；绝对值模块的输出端接加法器模块的输入端；加法器模块的输出端接下行同步判定模块的输入端，下行同步判定模块输出判定结果。