[发明专利]一种半导体器件表面预清洁方法

说明书

技术领域

本发明涉及半导体工艺领域，特别是涉及一种半导体器件表面预清洁方法。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)是集成电路最重要的基本有源器件，以NMOS与PMOS互补形成的CMOS是深亚微米超大集成电路的组成单元。其中，Si CMOS集成电路因具有低功耗、高集成度、低噪声和高可靠性等优点，在半导体集成电路产业中占据着支配地位。然而随着集成电路规模的进一步增大、器件特征尺寸的减小、集成度和复杂性的增加，尤其是器件特征尺寸进入纳米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步显现了出来，限制了Si集成电路及其制造工艺的进一步发展。

目前，影响CMOS器件性能的主要因素在于载流子的迁移率，载流子的迁移率会影响沟道中电流的大小。CMOS器件中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，有效提高载流子迁移率是CMOS器件结构设计的重点之一。

由于电子和空穴对相同类型的应变具有不同的响应。例如，在电流流动的方向上施加压应力对空穴迁移率有利，但是对电子迁移率有害；而施加张应力对电子迁移率有利,但是对空穴迁移率有害。因此，为了提高CMOS器件中载流子的迁移率，一般是将PMOS和NMOS分开处理。具体而言，对于NMOS器件，在沿沟道方向引入张应力来提高其沟道中电子的迁移率；对于PMOS器件，在沿沟道方向引入压应力来提高其沟道中空穴的迁移率。

嵌入式硅锗技术是针对提高PMOS器件中空穴的迁移率而提出的，通常是通过选择性外延技术在源漏区生长锗硅，实现沟道区引入应变。但是，如果外延生长硅锗层具有很多缺陷，就会使器件的性能降低，因此，保证无缺陷的外延生长硅锗层对获得高性能的器件很重要。然而，要实现无缺陷的外延生长硅锗层难度很大，限制条件很多，其中，在外延生长硅锗之前对硅表面进行清洁处理尤显重要。

SiCoNi化学原位预清洁工艺是美国应用材料公司针对45nm及以下节点半导体技术而研发的硅表面原位化学干法预清理工艺，常用于钴或镍金属在硅表面沉积之前对硅表面进行预清洁。由于SiCoNi工艺拥有其他预清洁工艺无法比拟的优点，研究人员已经将SiCoNi预清洁工艺用于外延生长硅锗之前对硅表面的清洁处理上。但是，现有技术中进行SiCoNi预清洁工艺时，其反应刻蚀与退火都在SiCoNi工艺腔中完成，由于退火之后的硅表面没有任何的保护，一旦硅衬底从SiCoNi工艺腔中取出后，就必须立刻将硅衬底置入外延腔中进行后续的外延生长，否则，硅衬底会再次发生自然氧化在其表面形成氧化膜，造成二次污染。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件表面预清洁方法，用于解决现有技术中进行预清洁后的硅片容易发生再次自然氧化造成二次污染的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件表面预清洁方法，所述预清洁方法至少包括以下步骤：

1）提供可供预处理的基底，所述基底包括半导体衬底和自然氧化形成在所述半导体衬底表面的氧化膜；

2）放置所述基底于第一工艺腔中，并向第一工艺腔内通入刻蚀气体，所述刻蚀气体与氧化膜发生化学反应在半导体衬底上形成保护膜；

3）将形成有保护膜的半导体衬底从第一工艺腔中取出，保存于存储装置中，经过设定的保存时间后，将形成有保护膜的半导体衬底放置在第二工艺腔中进行退火处理，使所述保护膜去除，直至暴露出半导体衬底表面。

优选地，所述半导体衬底为硅衬底或者绝缘体上硅。

优选地，所述氧化膜为二氧化硅。

优选地，在所述第一工艺腔中通入包括三氟化氮和氨气的刻蚀气体；所述三氟化氮、氨气和所述二氧化硅反应生成六氟硅酸铵保护膜。

优选地，所述第一工艺腔为SiCoNi工艺腔；所述第二工艺腔为外延工艺腔或者快速热处理工艺腔。

优选地，所述步骤2）中反应生成的保护膜的厚度为10～100埃。

优选地，所述设定的保存时间范围为1～2880分钟。

优选地，所述存储装置中设置为真空。

优选地，所述步骤3）中进行退火的温度为60～120℃，退火时间为10～120秒。

如上所述，本发明的半导体器件表面预清洁方法，具有以下有益效果：