[发明专利]EEPROM的结构及其制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及EEPROM的结构及其制造方法。

背景技术

传统的EEPROM（电可擦可编程只读存储器）的结构如图1所示（图中省去了选择管，只画出了存储管），其具体形成工艺为：在有源区4上注入离子作为存储MOS管的源漏端，两块源漏离子注入区域之间的空隙形成器件的沟道区，源漏注入之后生长厚栅极氧化膜，之后在厚栅极氧化膜上刻蚀出隧道窗口7（tunnel window），隧道窗口7内会生长薄栅氧化膜作为电子隧穿通道；继续在隧道窗口7上沉积多晶硅，并形成浮栅3图形，在浮栅3上沉积多晶硅并形成控制栅2图形。

这种EEPROM结构在制造过程中存在如下问题：

1.隧道窗口的尺寸控制难。隧道窗口一般为小于0.4μm×0.4μm的孔，在生产过程中，孔的尺寸比较难控制，而隧道窗口的尺寸波动会极大地影响器件的擦写速度。

2.存储器件沟道长度控制难。现有EEPROM器件结构中的沟道长度由源漏注入的空隙决定，此处尺寸比较难控制，导致器件沟道长度波动性很大，沟道尺寸偏大会导致IDSP（编程后沟道开启电流）变小，尺寸偏小会导致IDSE（擦除后沟道关断电流）偏大，擦除失败。

发明内容

本发明要解决的技术问题之一是提供一种EEPROM的结构，它可以提高EEPROM器件的性能和工艺稳定性。

为解决上述技术问题，本发明的EEPROM的结构，其浮栅为U形结构，分为相互连接的上、下两个部分，上半部分浮栅的宽度大于下半部分浮栅的宽度；上半部分浮栅的下方为器件沟道区，沟道长度为上半部分浮栅的宽度；下半部分浮栅的下方开有贯通整个有源区的长条形隧道窗口图形。

本发明要解决的技术问题之二是提供上述结构的EEPROM的制造方法。

为解决上述技术问题，本发明的EEPROM的制造方法，是在厚栅极氧化膜形成后，刻蚀隧道窗口前，借助隧道窗口掩膜版进行离子注入，使U型浮栅下半部分的下方形成导电通路；在U形浮栅形成后，沉积控制栅多晶硅前，进行自对准源漏离子注入。

本发明通过将EEPROM浮栅从传统的方形结构改为U形结构，将隧道窗口从传统的孔形结构改为长条形结构，并基于此新的浮栅结构优化传统制造工艺，将源漏离子注入从浮栅形成前改成浮栅形成后进行，实现了自对准的离子注入工艺，从而大幅降低了EEPROM制造工艺的控制难度和波动性，提高了EEPROM的性能和稳定性。

附图说明

图1是传统EEPROM的结构示意图。

图2是本发明实施例的EEPROM的结构示意图。

图中附图标记说明如下：

1：接触孔

2：控制栅

3：浮栅

4：有源区

5：沟道长度

6：源漏注入

7：隧道窗口

8：浮栅A的宽度

9：浮栅B的宽度

A、B：浮栅

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

本发明实施例的EEPROM，采用了U形浮栅结构，如图2所示（图中省去选择管，只画出存储管）。该U形浮栅分为相互连接的A、B两个部分。其中，U形浮栅A部分的尺寸比较大（宽度在0.5～1.2μm左右），浮栅A下方为器件沟道区，沟道长度即为浮栅A的宽度；B部分尺寸较小，其下方开有贯通整个有源区的长条形隧道窗口图形，隧道窗口与浮栅重叠的区域是真正有效的电子隧穿通道，有效隧道窗口的面积为浮栅B的宽度和有源区4的宽度的乘积。

基于上述浮栅结构，本实施例对EEPROM的传统制造工艺进行了优化，将源漏离子注入移到浮栅形成之后，实现自对准注入。具体制造工艺步骤如下：

步骤1，形成有源区和隔离区；

步骤2，在有源区上注入P型离子，形成P阱；

步骤3，生长厚的栅极氧化膜；

步骤4，借助隧道窗口掩膜版进行离子注入，使浮栅B下方形成导电通路。

由于后续使用的是自对准源漏离子注入，浮栅B的下方不会有离子注入，因此，为了使浮栅B下方形成导电通路，要在此处借助隧道窗口的掩膜版进行一步离子注入。

步骤5，在厚栅极氧化膜上刻蚀出隧道窗口；

步骤6，在隧道窗口内生长薄的栅极氧化膜作为隧道氧化层；

步骤7，在隧道窗口上沉积多晶硅，并刻蚀形成U形浮栅图形；

步骤8，自对准源漏离子注入；