[发明专利]连续逼近暂存式模拟数字转换器及其控制方法

说明书

技术领域

本发明涉及一种连续逼近暂存式模拟数字转换器（Successive Approximation Register Analog-to-Digital Converter，SAR ADC），尤其涉及一种可以进行背景校准（background calibration）的连续逼近暂存式模拟数字转换器及其控制方法。

背景技术

在连续逼近暂存式模拟数字转换器中，由于位电容阵列中的每一个位电容的电容值可能会因为工艺误差、环境温度变化或不完全对称/匹配等原因造成偏离了原本所设计的电容值，因而造成数字输出会有误差，进而影响到连续逼近暂存式模拟数字转换器的线性度。为了解决该问题，通常需要对位电容进行校准，然而，目前的一些校准方法都存在一些问题，例如影响到连续逼近暂存式模拟数字转换器的工作速度，或需要限制输入信号的摆幅以避免超出模拟数字转换器的编码范围等，因此造成设计者的困扰以及使用操作上的瑕疵。

发明内容

因此，本发明的一个目的是提供一种连续逼近暂存式模拟数字转换器及其控制方法，其校准位电容的方式可以是完全的背景校准（background calibration），不会影响到连续逼近暂存式模拟数字转换器的工作速度；此外，也可以不需要限制输入信号的摆幅，也即允许输入信号以满摆幅输入，以增加可处理的输入信号的电压范围。

根据本发明的实施方式，一种连续逼近暂存式模拟数字转换器包括第一位电容阵列、第二位电容阵列、比较器以及处理电路。第一位电容阵列用于接收第一输入信号，其中第一位电容阵列包含多个第一位电容，且第一位电容阵列中的至少一个高位电容由多个次电容构成，且每一个次电容通过对应的开关选择性地连接于第一参考信号、第二参考信号或共模电压；第二位电容阵列用于接收第二输入信号，其中第二位电容阵列包含多个第二位电容，第二位电容阵列中的至少一个高位电容由多个次电容构成，且每一个次电容通过对应的开关选择性地连接于第一参考信号、第二参考信号或共模电压；比较器耦接于第一位电容阵列与第二位电容阵列，且用于比较第一位电容阵列与第二位电容阵列的输出以产生比较信号；处理电路耦接于所述比较器，且用于控制第一位电容阵列与第二位电容阵列的电容切换，并产生连续逼近暂存式模拟数字转换器的数字输出。

根据本发明的另一实施方式，公开了一种控制连续逼近暂存式模拟数字转换器的方法，其中连续逼近暂存式模拟数字转换器包括第一位电容阵列以及第二位电容阵列，其中，第一位电容阵列用于接收第一输入信号，其中，第一位电容阵列包含多个第一位电容，第一位电容阵列中的至少一个高位电容由多个次电容构成，且每一个次电容独立地通过开关选择性地连接于第一参考信号、第二参考信号或共模电压；第二位电容阵列用于接收第二输入信号，其中，第二位电容阵列包含多个第二位电容，第二位电容阵列中的至少一个高位电容由多个次电容构成，且每一个次电容独立地通过开关选择性地连接于第一参考信号、第二参考信号或共模电压；此外，所述方法包括：比较第一位电容阵列与第二位电容阵列的输出以产生比较信号；根据比较信号来确定每一个第一位电容或每一个第二位电容所对应的权重值，其中，第一位电容阵列中至少一个高位电容的电容值所对应的权重值是通过分别对多个次电容进行校准而得到的，且第二位电容阵列中至少一个高位电容的电容值所对应的权重值是通过分别对所述多个次电容进行校准而得到的；以及根据比较信号与所确定的多个权重值以产生连续逼近暂存式模拟数字转换器的数字输出。

根据本发明另一实施方式，一种连续逼近暂存式模拟数字转换器包括第一位电容阵列、第二位电容阵列、比较器以及处理电路。第一位电容阵列用于接收第一输入信号，其包含多个第一位电容，第一位电容阵列中的至少一个高位电容由多个次电容构成；第二位电容阵列，用于接收第二输入信号，其包含多个第二位电容，第二位电容阵列中的至少一个高位电容由多个次电容构成；比较器用于比较第一位电容阵列与第二位电容阵列的输出以产生比较信号；以及处理电路，耦接于比较器，用于控制第一位电容阵列与第二位电容阵列的电容切换，并根据比较信号产生N位数字输出；其中，在第一位电容阵列中，电容值大于冗余电容的第一位电容由多个次电容组成，且每一个次电容的电容值小于冗余电容，其中冗余电容定义为单位电容和第一位电容阵列中多个第一位电容的电容值总和与最低位电容的电容值的2^(N-1)倍的差值。

附图说明

图1是根据本发明的实施方式的连续逼近暂存式模拟数字转换器的示意图。