[发明专利]维特比蝶形运算

权利要求书

1.一种处理器，其包括：

具有寄存器的状态度量阵列，其中每个寄存器被设置为存储用于处理的状态度量；

包括蝶形元件阵列的蝶形单元，其中每个蝶形元件被设置为与所述蝶形单元中的其他蝶形元件并行产生中间状态度量；

其中每个蝶形元件被设置为与所述蝶形单元中的其他蝶形元件并行产生中间转换比特；

约束长度多路复用器单元，其被设置为响应于所述中间状态度量和存储在约束长度寄存器中的维特比约束长度值而产生转换比特；以及

转换比特多路复用器单元，其被设置为响应于所述中间转换比特和存储在约束长度寄存器中的维特比约束长度值而产生所述转换比特。

2.根据权利要求1所述的处理器，其中所述转换比特被写入所述状态度量阵列。

3.根据权利要求2所述的处理器，其中所述处理器被设置为响应于指令代码而与所述蝶形单元中的其他蝶形元件并行产生所述中间状态度量。

4.根据权利要求3所述的处理器，其中所述约束长度的值为7。

5.根据权利要求1所述的处理器，其中所述状态度量阵列中的寄存器的数量是根据2的(K-1)次方确定的，其中K是所述约束长度的值。

6.根据权利要求1所述的处理器，其中所述转换比特被设置为用作使用所述蝶形单元的下一级的输入。

7.根据权利要求1所述的处理器，其中所述状态度量阵列中的寄存器的时钟响应于所述约束长度选择的值被门控。

8.根据权利要求7所述的处理器，其中当所述约束长度值小于7时，所述状态度量阵列中至少一半的寄存器具有门控的时钟以节约功率。

9.根据权利要求1所述的处理器，其中每个蝶形元件被设置为响应于存储在所述状态度量阵列中的一对相邻的寄存器中的所述状态度量且响应于与每个蝶形元件关联的分支度量而产生四个路径度量。

10.一种通信系统，其包括：

解码器，其包括：具有寄存器的状态度量阵列，其中每个寄存器被设置为存储用于处理的状态度量；包括蝶形元件阵列的蝶形单元，其中每个蝶形元件被设置为与所述蝶形单元中的其他蝶形元件并行产生中间状态度量；以及约束长度多路复用器单元，其被设置为响应于所述中间状态度量和存储在约束长度寄存器中的维特比约束长度值而产生转换比特；

其中每个蝶形元件被设置为与所述蝶形单元中的其他蝶形元件并行产生中间转换比特；

处理器，其被设置为使用所述解码器执行维特比解码级，从而执行维特比解码过程；

基板，在所述基板中设置所述解码器和处理器；以及

转换比特多路复用器单元，其被设置为响应于所述中间转换比特和存储在约束长度寄存器中的维特比约束长度值而产生所述转换比特。

11.根据权利要求10所述的通信系统，其中所述处理器被设置为确定所述约束长度值。

12.根据权利要求10所述的通信系统，其中所述状态度量阵列中的寄存器的时钟响应于所述约束长度值被门控。