[发明专利]一种浅沟槽隔离结构及其制造方法在审
| 申请号： | 201310727286.9 | 申请日： | 2013-12-25 |
| 公开（公告）号： | CN104752307A | 公开（公告）日： | 2015-07-01 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 沟槽 隔离 结构 及其 制造 方法 | ||
1.一种浅沟槽隔离结构的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成衬垫氧化物层和硬掩膜层；
依次蚀刻所述硬掩膜层、所述衬垫氧化物层和所述半导体衬底，以形成第一浅沟槽；
继续刻蚀所述第一浅沟槽的侧壁以及底部，以形成第二浅沟槽；
刻蚀去除位于所述第二浅沟槽开口顶部附近的部分所述衬垫氧化物层；
回刻蚀所述硬掩膜层，以露出位于所述第二浅沟槽开口顶部附近的所述半导体衬底表面；
在所述第二浅沟槽的底部以及侧面、露出的所述半导体衬底表面上形成硅外延层，以形成第三浅沟槽。
2.根据权利要求1所述的方法，其特征在于，还包括在形成所述硅外延层的同时对所述硅外延层执行原位硼掺杂，所述硅外延层中的所述硼的掺杂浓度为1.0×e17离子/立方厘米至1.0×e20离子/立方厘米。
3.根据权利要求1所述的方法，其特征在于，还包括在形成所述第三浅沟槽之后在所述第三浅沟槽中填充隔离材料层的步骤。
4.根据权利要求3所述的方法，其特征在于，还包括在所述第三浅沟槽中填充所述隔离材料层之后执行平坦化的步骤。
5.根据权利要求4所述的方法，其特征在于，还包括在执行平坦化之后刻蚀去除所述硬掩膜层的步骤。
6.根据权利要求1所述的方法，其特征在于，所述第二浅沟槽为∑型浅沟槽或者U型浅沟槽。
7.根据权利要求1所述的方法，其特征在于，所述硅外延层为锗硅层、硅层、碳化硅层或者由锗硅层、硅层和碳化硅层组成的多层结构。
8.根据权利要求7所述的方法，其特征在于，所述碳化硅层中的碳掺杂比例为0.01至0.05，所述锗硅层中的锗掺杂比例为0.1至0.5。
9.根据权利要求1所述的方法，其特征在于，所述硅外延层的厚度范围为5nm至10nm，所述衬垫氧化物层的厚度范围为100埃至400埃。
10.根据权利要求3所述的方法，其特征在于，所述隔离材料层包括氧化物层和高K介电层，所述硬掩膜层的材料为氮化硅。
11.根据权利要求1所述的方法，其特征在于，采用干法刻蚀工艺形成所述第一浅沟槽，采用湿法刻蚀去除位于所述第二浅沟槽开口顶部附近的部分所述衬垫氧化物层。
12.根据权利要求5所述的方法，其特征在于，还包括在去除所述硬掩膜层之后执行平坦化以形成浅沟槽隔离结构的步骤，所述浅沟槽隔离结构的厚度为0.2um至0.33um。
13.一种半导体器件，其特征在于，所述半导体器件包括采用如权利要求1-12中的任一方法制造的浅沟槽隔离结构，所述浅沟槽隔离结构为具有所述硅外延层的∑型浅沟槽隔离结构或者U型浅沟槽隔离结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310727286.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件的制造方法
- 下一篇：一种基座支撑结构以及腔室
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
