[发明专利]一种处理器模块及电子设备

权利要求书

1.一种处理器模块，其特征在于，包括：至少一个处理器、内存以及地址过滤器；按照内存地址，所述内存被划分成至少两个内存地址段；其中，

所述地址过滤器与所述内存通过至少两条通路连接，其中一条通路为总线，其他通路为直连通路，每一个所述内存地址段对应一条所述通路；

所述处理器，用于在第一业务的处理中需要使用内存时，根据预先设置的业务和内存地址段的对应关系为所述第一业务的第一业务数据确定其对应的内存地址段，并在所述内存地址段中确定相应的内存地址，将所述第一业务数据及其内存地址发送至地址过滤器；

所述地址过滤器，用于确定所述第一业务数据的内存地址所属的内存地址段，通过确定的所述内存地址段所对应的通路将所述第一业务数据及其内存地址发送给所述内存；所述地址过滤器包括：至少一层地址子过滤器，每一层地址子过滤器包括至少一个地址子过滤器；其中，位于第一层的每个地址子过滤器与至少一个所述处理器连接，且，与内存或者位于自身下一层的地址子过滤器通过通路连接；每一内存地址段对应一条通路；位于非第一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存或者位于自身下一层的地址子过滤器通过通路连接；位于最后一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存通过通路连接；每一条通路对应至少一个内存地址段；至少一个地址子过滤器与内存连接的通路为总线；每一层的地址子过滤器用于：确定第一业务数据的内存地址所属内存地址段，通过确定的所述内存地址段所对应的通路将所述第一业务数据发送至该通路所连接的内存或者下一层的地址子过滤器；

所述内存，用于按照所述内存地址存储所述第一业务数据。

2.根据权利要求1所述的处理器模块，其特征在于，所述处理器模块还包括：至少一个寄存器集合，每一业务对应一个寄存器集合；其中，

所述地址过滤器与每个寄存器集合通过直连通路或者总线连接；

每个所述处理器，还用于在第二业务处理中需要使用寄存器时，从所述第二业务对应的寄存器集合中为所述第二业务的第二业务数据确定寄存器地址，将所述业务数据及其寄存器地址发送至地址过滤器；

所述地址过滤器，还用于确定所述第二业务数据的寄存器地址所属寄存器集合，通过确定的所述寄存器集合所对应的通路将所述第二业务数据发送给寄存器地址所属寄存器集合；

所述寄存器地址所属寄存器集合，用于按照所述寄存器地址存储所述第二业务数据。

3.根据权利要求2所述的处理器模块，其特征在于，所述地址过滤器包括：至少一层地址子过滤器，每一层地址子过滤器包括至少一个地址子过滤器；其中，

位于第一层的每个地址子过滤器与至少一个所述处理器连接，且，与内存、寄存器集合、或者位于自身下一层的地址子过滤器通过通路连接；每一个内存地址段对应一条通路，每一个寄存器集合对应一条通路；

位于非第一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存、寄存器集合或者位于自身下一层的地址子过滤器通过通路连接；

位于最后一层的每个地址子过滤器与上一层的地址子过滤器连接，且，与内存或者寄存器集合通过通路连接；每一条通路对应至少一个内存地址段或者寄存器集合；

至少一个地址子过滤器与内存或者寄存器集合连接的通路为总线；

每一层的地址子过滤器用于：确定第一业务数据的内存地址所属内存地址段，通过确定的所述内存地址段所对应的通路将所述第一业务数据发送至该通路所连接的内存或者下一层的地址子过滤器；或者，确定所述第二业务数据的寄存器地址所属寄存器集合，通过确定的所述寄存器集合所对应的通路将所述第二业务数据发送至该通路所连接的寄存器集合或者下一层的地址子过滤器。

4.根据权利要求1至3任一项所述的处理器模块，其特征在于，所述处理器模块还包括：第一通路与内存连接的端口的优先级大于第二通路与内存连接的端口的优先级，其中，第一通路是相对高优先级业务对应的内存地址段所对应的通路，第二通路是相对低优先级业务对应的内存地址段所对应的通路。

5.根据权利要求4所述的处理器模块，其特征在于，各个所述处理器与所述地址过滤器分别通过直连通路或者总线连接。

6.一种电子设备，其特征在于，该电子设备包括权利要求1至5任一项所述的处理器模块。