[发明专利]一种低栅极电荷功率器件及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，尤其是涉及一种低栅极电荷功率器件及其制备方法。

 

背景技术

功率金属-氧化物-半导体场效应管（Power MOSFET）结构由于功能上的特殊性，在非常广阔的领域有着广泛的应用。例如，磁盘驱动、汽车电子以及功率器件等方面。以功率器件为例，如VDMOS（Vertical double-diffused metal oxide semiconductor，垂直双扩散MOS），VDMOS是一种电压控制型器件，在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极和源极之间纵向流过适量的电流。

传统的VDMOS器件在工作时，沟道形成于栅区两侧，该结构由于多晶硅栅与漏极之间有较大的接触部分，即栅区与漏极的相对的非沟道面积较大，导致栅极电荷（Qg）较高，栅区与漏极之间的电容大，这会显著增加开关器件的驱动功耗。

目前通常通过增大栅氧化层整体厚度的方式来降低栅区与漏极之间的电容，以减小栅极电荷（Qg），传统功率器件中栅区的栅氧化层为平面结构的一体式栅氧化层，即栅氧化层的截面为矩形，由于传统的一体式栅极氧化层是经一次生长、刻蚀后得到，因此，在增大栅氧化层厚度的同时也会增加与沟道接触的栅极氧化层垂直厚度，而与沟道接触的栅极氧化层垂直厚度增加，会增大器件的开关电压，从而会影响功率器件的开关速度。

 

发明内容

本发明是为了解决现有技术的功率器件栅极电荷（Qg）较高，栅区与漏极之间的电容大，会显著增加开关器件的驱动功耗的问题，提供了一种低栅极电荷功率器件，本发明器件中的栅氧化层包括主栅氧化层与次栅氧化层，且次栅氧化层与主栅氧化层之间形成台阶结构，通过增加主栅氧化层的厚度，在不影响器件开关速度的情况下，以降低栅区与漏极之间的电容，达到减小栅极电荷的目的。

本发明还提供了一种低栅极电荷功率器件的制备方法，该制备方法工艺步骤简单，能在兼容现有工艺的情况下，降低栅区与漏极之间的电容，有效减小器件的栅极电荷。 

 

为了实现上述目的，本发明采用以下技术方案：

一种低栅极电荷功率器件，包括漏极、位于漏极上的N+型衬底及位于N+型衬底上的N-型漂移区，所述N-型漂移区的两侧肩部位置设有P+型沟道区域，P+型沟道区域顶面设有N+型源极区域，所述N-型漂移区上设有栅区，所述栅区上设有源极，所述栅区包括位于N-型漂移区上的栅氧化层，所述栅氧化层上设有多晶硅栅，所述多晶硅栅上设有ILD绝缘层，所述栅氧化层包括主栅氧化层以及位于主栅氧化层两侧的次栅氧化层，所述主栅氧化层位于N-型漂移区上方并与N-型漂移区接触，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，所述次栅氧化层的外侧边缘延伸至与之邻近的N+型源极区域顶面上方，并与N+型源极区域接触，次栅氧化层与主栅氧化层之间形成台阶结构。由公式C=εS/4πkd（ε、4πk为常数，S为与沟道接触的栅极氧化层面积，d为栅极氧化层的整体厚度）可知，为降低栅区与漏极之间的电容，需增大栅氧化层的整体厚度，但是传统的栅氧化层为一体式栅氧化层，在增大整体厚度时的同时也会增大与沟道接触的栅极氧化层的垂直厚度，而与沟道接触的栅极氧化层的垂直厚度增大会提高器件的开关电压，会影响功率器件的开关速度。因此，本发明的器件摒弃传统的平面结构的一体式栅氧化层，采用由主栅氧化层与次栅氧化层构成的组合式栅氧化层，由于本发明中的次栅氧化层与主栅氧化层之间形成台阶结构，且主栅氧化层的宽度小于等于N-型漂移区顶面的宽度，可单独增大主栅氧化层的厚度以增大栅氧化层的整体厚度而不影响与沟道接触的次栅极氧化层的垂直厚度，从而在不影响器件开关速度的前提下，降低栅区与漏极之间的电容，以达到减小栅极电荷，降低开关器件的驱动功耗的目的，本发明中的栅氧层为常规的SiO₂层。

作为优选，所述主栅氧化层的厚度为3000~8000埃米。

作为优选，所述次栅氧化层的厚度为800~1500埃米。

作为优选，所述漏极的厚度为5000～15000埃米。

一种低栅极电荷功率器件的制备方法，包括以下步骤：

（1）在N+型衬底上形成N-型外延层。

（2）在N-型外延层上生长主栅氧化层结构，主栅氧化层结构经刻蚀后形成主栅氧化层。本发明中必须先形成主栅氧化层，再形成次栅氧化层，才能保证次栅氧化层与主栅氧化层之间形成台阶结构，否则得不到的台阶结构不完整。

（3）在N-型外延层上生长次栅氧化层结构。