[发明专利]连体芯片、连体芯片组、成像盒及成像盒组有效
申请号: | 201310734682.4 | 申请日: | 2013-12-27 |
公开(公告)号: | CN103753961A | 公开(公告)日: | 2014-04-30 |
发明(设计)人: | 丁励;陈浩 | 申请(专利权)人: | 珠海艾派克微电子有限公司 |
主分类号: | B41J2/175 | 分类号: | B41J2/175;G03G15/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 519075 广东省珠*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 连体 芯片 芯片组 成像 | ||
1.一种用于成像盒的连体芯片,所述连体芯片包括附属部分和主要部分,其特征在于,所述附属部分包括:
接口单元,通过串行公共总线连接到打印成像设备,其用于接收打印成像设备发送的指令;
存储单元,其存储了通用于不同成像盒的信息;
响应识别单元,其用于识别串行公共总线上是否存在响应;
优先等级配置单元,其预设了优先等级;和
控制单元,在接收到打印成像设备发送的指令时,根据预设的优先等级对应的时刻,控制响应识别单元识别串行公共总线上的响应,并响应打印成像设备的指令。
2.根据权利要求1所述连体芯片,其特征在于,在响应识别单元识别到串行公共总线上不存在响应时,控制单元通过接口单元将存储单元存储的通用信息发送给打印成像设备。
3.根据权利要求1所述连体芯片,其特征在于,所述优先等级配置单元预设的优先等级具体是识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻。
4.根据权利要求1-3任一所述的连体芯片,其特征在于,预设的优先等级较高的,则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠前;相反,优先等级较低的,则识别串行公共总线上是否存在响应的时刻和响应打印成像设备的指令的时刻相对靠后。
5.根据权利要求1所述的连体芯片,其特征在于,所述连体芯片的附属部分以可拆除的方式连接到主要部分。
6.根据权利要求5所述的连体芯片,其特征在于,连体芯片的主要部分和附属部分设置在同一块电路板上的两端,主要部分和附属部分之间的电路板形成有一个V形长槽。
7.一种连体芯片组,所示连体芯片组包括至少两个如权利要求1-6任一所述的连体芯片,其特征在于,各个连体芯片的附属部分的优先等级配置单元所预设的优先等级不同。
8.一种成像盒,其特征在于,其安装有如权利要求1-6任一所述的连体芯片。
9.一种成像盒组,其特征在于,其分别安装有如权利要求1-6任一所述的连体芯片,各个连体芯片的附属部分的优先等级配置单元所预设的优先等级不同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海艾派克微电子有限公司,未经珠海艾派克微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310734682.4/1.html,转载请声明来源钻瓜专利网。