[发明专利]栅极驱动电路、方法、阵列基板行驱动电路和显示装置

权利要求书

1.一种栅极驱动电路，与一行像素单元连接，该行像素单元包括相互连接的行像素驱动模块和发光元件；所述行像素驱动模块包括驱动晶体管、驱动模块和补偿模块；所述补偿模块接入栅极扫描信号；所述驱动模块接入驱动电平；其特征在于：

所述栅极驱动电路包括行像素控制单元，其用于为所述补偿模块提供所述栅极扫描信号，为所述驱动模块提供所述驱动电平，以控制该补偿模块补偿该驱动晶体管的阈值电压并控制所述驱动模块驱动所述发光元件。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述行像素控制单元包括起始信号输入端、第一控制时钟输入端、第二控制时钟输入端、复位信号输入端、输入时钟端、进位信号输出端、切断控制信号输出端、输出电平端、输出电平下拉控制端和栅极扫描信号输出端；

所述行像素控制单元还包括：

上拉节点电位拉升模块，用于当第一控制时钟信号和起始信号为高电平时，将上拉节点的电位拉升为高电平；

存储电容，连接于所述上拉节点和所述进位信号输出端之间；

上拉节点电位拉低模块，用于当第一下拉节点的电位或第二下拉节点的电位为高电平时，将上拉节点的电位拉低为第一低电平；

第一控制时钟开关，用于在第一控制时钟信号为高电平时导通所述第一控制时钟输入端与第一下拉节点的连接；

第二控制时钟开关，用于在第二控制时钟信号为高电平时导通所述第二控制时钟输入端与第二下拉节点的连接；

第一下拉节点电位拉低模块，用于当所述上拉节点的电位或所述第二下拉节点的电位为高电平时，将所述第一下拉节点的电位拉低为第一低电平；

第二下拉节点电位拉低模块，与所述复位信号输入端连接，用于当所述上拉节点的电位或所述第一下拉节点的电位为高电平时，将所述第二下拉节点的电位拉低为第一低电平；

进位控制模块，用于当所述上拉节点的电位为高电平时，导通所述进位信号输出端与所述第二控制时钟输入端之间的连接；

进位信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将进位信号的电位拉低为第一低电平；

切断控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述切断控制信号输出端之间的连接，当所述第一下拉节点的电位或第二下拉节点的电位为高电平时，导通所述切断控制信号输出端与第二低电平输出端之间的连接；

反馈模块，用于当所述进位信号为高电平时，将切断控制信号传送至上拉节点电位拉升模块和所述上拉节点电位拉低模块；

栅极扫描信号控制模块，用于当所述上拉节点的电位为高电平时，导通所述第二控制时钟输入端与所述栅极扫描信号输出端之间的连接；

输入时钟开关，用于当所述上拉节点的电位为高电平时，导通所述输入时钟端与所述输出电平下拉控制端之间的连接；

栅极扫描信号下拉模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将栅极扫描信号的电位拉低为第二低电平；

输出电平下拉控制模块，用于当所述第一下拉节点的电位或所述第二下拉节点的电位为高电平时，将所述输出电平下拉控制端的电位拉低为第二低电平；

输出电平上拉模块，用于当所述输出电平下拉控制端输出第二低电平时，将输出电平上拉为高电平；

输出电平下拉模块，用于当所述输出电平下拉控制端输出高电平时，将所述输出电平下拉为第二低电平。