[发明专利]以碳纳米管为掩膜制备FinFET的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种以碳纳米管为掩膜制备FinFET的方法。

背景技术

随着半导体工艺技术节点的不断缩小，传统的平面MOSFET遇到了越来越多的技术挑战，FinFET作为一种新型的三维器件结构，可以极大地提升MOSFET的器件特性，包括抑制短沟效应、减小器件漏电、提高驱动电流以及提升亚阈值特性等等。目前，FinFET已经成为业界所公认的可以延续硅基MOSFET尺寸减小趋势的新型器件结构，并将在20纳米以下工艺节点获得量产。

三维结构的硅鳍结构(Si Fin)是实现FinFET器件制备的关键工艺之一，而目前制备Si Fin的主流工艺仍然是基于传统的光刻技术，并结合先进的半导体工艺技术，如自对准的侧墙工艺等，所制备的Si Fin的最小宽度通常只能实现10～20纳米量级，但是，对于FinFET器件而言，器件性能的提升与Si Fin的宽度有着密切关系，通常情况下，随着Si Fin的宽度减小，在栅压的控制下越容易形成全耗尽的Si Fin，从而可以显著提升器件的栅控性能，同时减小器件的漏致势垒降低效应，进而获得高性能的FinFET器件。目前，寻求FinFET器件性能的提升仍然是研究的热点之一，尤其是在改进FinFET器件的制备工艺、优化FinFET器件的结构参数等方面仍然是许多研究人员探索的方向。

碳纳米管作为一种新型的一维纳米材料，其独特的材料特性可潜在应用于纳米结构的制备和加工领域，已有研究表明利用碳纳米管做掩膜材料可制备小尺寸的SiO2沟槽结构(Hye R.,et.al.,Nature Nanotechnol.,vol.2,pp.267,2008;Liu H.T.,et.al.,J.Am.Chem.Soc.,vol.131,pp.17034,2009;Zhao H.B.,et.al.,Chin.Phys.B,vol.20,pp.108103,2011)，但是，目前缺乏将碳纳米管掩膜和FinFET相结合的技术，如何将这两者结合来制备高性能的FinFET器件成为需要解决的问题。

发明内容

为了克服上述问题，本发明旨在提供一种以碳纳米管为掩膜制备FinFET的方法，从而将碳纳米管掩膜与FinFET技术相结合，达到制备高性能的小尺寸FinFET和节约成本的目的。

本发明的一种以碳纳米管为掩膜制备FinFET的方法，包括以下步骤：

步骤S01：提供一个半导体衬底；

步骤S02：在所述半导体衬底上形成水平排列的一维碳纳米管平行阵列结构；

步骤S03：利用所述的碳纳米管平行阵列结构做掩膜层，采用各向异性刻蚀工艺刻蚀所述的半导体衬底，在所述半导体衬底中形成鳍形阵列结构；

步骤S04：去除所述碳纳米管平行阵列结构；

步骤S05：经光刻和刻蚀工艺，在所述鳍形阵列结构上制备出源/漏电极、栅电极和接触孔，从而形成所述的FinFET器件。

优选地，所述的各向异性刻蚀工艺为反应离子刻蚀工艺。

优选地，所述步骤S02中，形成水平排列的一维碳纳米管平行阵列结构的方法包括：直接在所述半导体衬底上制备一维碳纳米管平行阵列或将若干碳纳米管平行排布于所述半导体衬底上。

优选地，所述直接在所述半导体衬底上制备一维碳纳米管平行阵列的方法包括：

步骤A1：在所述半导体衬底上形成催化剂图形；

步骤A2：采用化学气相沉积法，在所述半导体衬底上直接生长出所述的一维碳纳米管平行阵列结构。

优选地，所述将若干碳纳米管平行排布于所述半导体衬底上的方法包括：

步骤B1：在另一个衬底上生长出碳纳米管平行阵列；

步骤B2：将所述碳纳米管平行阵列压印到一个柔性材料的表面；

步骤B3：将所述柔性材料表面的碳纳米管平行阵列转移到所述半导体衬底上。

优选地，所述步骤S04中，采用化学腐蚀、干法刻蚀或超声清洗去除所述碳纳米管阵列结构。

优选地，所述步骤S05包括：

步骤C1：采用光刻和刻蚀工艺，在所述鳍形阵列结构上刻蚀出源/漏电极图形，并生长出源/漏结构，从而形成所述源/漏电极；

步骤C2：在所述鳍形阵列结构上且在所述源/漏电极之间形成所述栅电极；

步骤C3：在所述源/漏电极上形成所述接触孔。

优选地，所述碳纳米管为单壁碳纳米管、多壁碳纳米管或单壁碳纳米管管束。

优选地，所述半导体衬底为硅衬底。