[发明专利]接地参考单端封装上系统

说明书

权利声明

本申请根据由DARPA所授予的第HR0011-10-9-0008号协议在美国政府支持下做出。美国政府具有本发明中的某些权利。本申请是于2013年3月15日所提交的第13/844,570号（代理人案号为NVIDP811/SC-13-0072-US1）的美国申请的部分接续申请案，其全部内容通过援引的方式并入本文。

技术领域

本发明涉及数字信令，并且更具体地，涉及接地参考单端信令封装上系统（system-on-package）。

背景技术

连续几代的计算系统典型地要求性能和特征集成的更高等级。典型的计算系统包括中央处理单元（CPU）、图形处理单元（GPU）、高容量存储器子系统以及接口子系统的集合。接口子系统可以包括音频和视频接口、信号处理块、数字调制解调器块、无线通信块等等。常规计算系统通过在单个裸片或芯片上实现一个或多个CPU核心、一个或多个GPU核心以及特定于特征的子系统的集合诸如接口块来达到性能和集成的较高等级。这类高度集成的芯片在本领域中被称为片上系统（SoC）。因为更多CPU核心、GPU核心、片上高速缓存存储器以及附加的接口块被集成到单个SoC裸片中，所以用于SoC设备的裸片面积的量度一直随着时间而增加。将多个处理核心和接口子系统集成到单个裸片上的一个优势在于，可使用常规设计技术来达到高性能。

然而，将多个处理核心和其他子系统集成到单个SoC裸片上的一个劣势在于，裸片成本可能就裸片面积而言不成比例地增加。更特别地，裸片面积典型地是裸片面积的强函数，其在许多情况下增加超过特性成本拐点（knee），这导致与超大型裸片相关联的不成比例的成本低效。然而，常规芯片对芯片信令技术无法高效地支持与高性能SoC设备所共同关联的多处理性能目标。因此，仅宽片上互连是达到总系统性能目标的常规可行的选项。

将某些特定于特征的子系统集成到给定SoC设备上的一个劣势在于，特定于特征的子系统的性能可能被可优化用于其他SoC子系统诸如CPU和GPU处理核心的特定裸片制作工艺所损害。例如，对包括模拟和数字电路元件的混合的数字无线电调制解调器加以实现的特定于特征的子系统可能要求与仅包括数字电路元件的CPU核心相比非常不同的设备特性用于最佳性能。在该示例中，选择经优化用于GPU核心的裸片制作工艺可能导致数字无线电调制解调器的性能受损。

因此，存在对于改进信令和/或与现有技术相关联的其他问题的需要。

发明内容

公开了包括多芯片模块（MCM）的互连芯片的系统。系统包括第一处理器芯片、系统功能芯片以及配置为包括第一处理器芯片和系统功能芯片的MCM封装。第一处理器芯片配置为包括第一接地参考单端信令（GRS）接口电路。系统功能芯片配置为包括第二GRS接口电路。第一电气线路（trace）集制作在MCM封装内并耦连到第一GRS接口电路以及第二GRS接口电路。

附图说明

图1A示出根据一个实施例的接地参考单端信令（GRS）系统，其基于飞跨电容器电荷泵实现GRS传送器；

图1B示出根据一个实施例的、预充电状态和两个不同的数据依赖型驱动状态中的数据驱动器的操作；

图1C示出根据一个实施例的、基于双电容器式电荷泵实现GRS传送器的GRS系统；

图1D示出根据一个实施例的、预充电状态中的数据驱动器的操作；

图1E示出根据一个实施例的、不同的数据依赖型驱动状态中的数据驱动器的操作；

图1F示出根据一个实施例的、基于飞跨电容器电荷泵的接地参考单端数据驱动器的操作；

图1G示出根据一个实施例的、基于双电容器式电荷泵的接地参考单端数据驱动器的操作；

图2A示出根据一个实施例的示例性接地参考单端接收器；

图2B示出根据一个实施例的、配置为解多路复用传入数据的示例性接地参考单端接收器；

图3示出根据一个实施例的、配置为实现接地参考单端信令的示例性收发器对；

图4A示出根据一个实施例的、包括CMOS电路的接地参考单端数据驱动器；

图4B示出根据一个实施例的、与对数据值0进行驱动相关联的预充电状态中的接地参考单端数据驱动器；

图4C示出根据一个实施例的、与对数据值1进行驱动相关联的预充电状态中的接地参考单端数据驱动器；

图4D示出根据一个实施例的、驱动状态中的接地参考单端数据驱动器；