[发明专利]一种集成电路及其制造方法

权利要求书

1.一种集成电路，其特征在于，包括第一硅半导体衬底、位于所述第一硅半导体衬底上的至少一个双面双栅极硅晶体管与至少一个导电互连组件、以及嵌入所述第一硅半导体衬底内的将所述双面双栅极硅晶体管的侧面绝缘的多个沟槽绝缘体；其中，

所述双面双栅极硅晶体管包括：位于所述第一硅半导体衬底的第一表面上的第一栅极介电层和位于所述第一栅极介电层之上的第一栅极，位于所述第一硅半导体衬底内的源极和漏极，位于所述第一硅半导体衬底的第二表面上的第二栅极介电层、位于所述第二栅极介电层之上的第二栅极以及位于所述第二栅极介电层和所述第二栅极两侧的第二栅极侧壁；

所述导电互连组件包括：穿过所述沟槽绝缘体与位于所述第一硅半导体衬底的第一表面上的所述第一栅极相连的含硅通孔连接柱，位于所述第一硅半导体衬底的第二表面上的连接所述源极的源极连接端子和连接所述漏极的漏极连接端子，位于所述第一硅半导体衬底的第二表面上的连接所述第二栅极的第二栅极连接端子，位于所述第一硅半导体衬底的第二表面上的通过所述含硅通孔连接柱连接所述第一栅极的第一栅极连接端子，以及位于所述第一硅半导体衬底的第二表面之上的至少与所述第一栅极连接端子、所述第二栅极连接端子、所述源极连接端子以及所述漏极连接端子其中之一相连接的多个水平互连线。

2.如权利要求1所述的集成电路，其特征在于，所述第一栅极和所述第二栅极的材料为多晶硅。

3.如权利要求1所述的集成电路，其特征在于，所述第一栅极介电层和所述第二栅极介电层的材料为氧化硅。

4.如权利要求1所述的集成电路，其特征在于，所述第二栅极侧壁的材料为硅化物介电质。

5.如权利要求1所述的集成电路，其特征在于，所述双面双栅极硅晶体管的源极和漏极由位于所述第一硅半导体衬底内的同种源漏掺杂构成。

6.如权利要求1所述的集成电路，其特征在于，所述双面双栅极硅晶体管还包括位于所述第二栅极的表面上的金属硅化物，其中，所述第二栅极连接端子通过该金属硅化物与所述第二栅极相连接。

7.如权利要求1所述的集成电路，其特征在于，所述双面双栅极硅晶体管还包括位于所述含硅通孔连接柱的表面上的金属硅化物，其中所述第一栅极连接端子通过该金属硅化物与所述含硅通孔连接柱相连接。

8.如权利要求1所述的集成电路，其特征在于，所述双面双栅极硅晶体管还包括位于所述源极和所述漏极的表面上的金属硅化物，其中，所述源极连接端子通过所述源极表面上的金属硅化物与所述源极相连接，所述漏极连接端子通过所述漏极表面上的金属硅化物与所述漏极相连接。

9.如权利要求1所述的集成电路，其特征在于，所述含硅通孔连接柱为硅锗合金。

10.如权利要求1所述的集成电路，其特征在于，所述沟槽绝缘体为硅化物介电质。

11.如权利要求10所述的集成电路，其特征在于，所述沟槽绝缘体的硅化物介电质为氧化硅、或氮化硅、或氧化硅与氮化硅的复合。

12.一种集成电路的制造方法，其特征在于，所述方法包括：

步骤S101：提供第一硅半导体衬底，在所述第一硅半导体衬底的第一表面形成第一栅极介电层以及位于所述第一栅极介电层上的第一栅极；

步骤S102：在所述第一硅半导体衬底的第一表面上形成第一介电质覆盖层；

步骤S103：通过所述第一硅半导体衬底的第二表面在所述第一硅半导体衬底内形成贯穿所述第一硅半导体衬底的多个沟槽绝缘体，在所述多个沟槽绝缘体中的与所述第一栅极在垂直方向上相重合的沟槽绝缘体内形成与所述第一栅极相连的含硅通孔连接柱；

步骤S104：在所述第一硅半导体衬底的第二表面上形成第二栅极介电质层、位于所述第二栅极介电层之上的第二栅极以及位于所述第二栅极介电质层和所述第二栅极两侧的第二栅极侧壁；

步骤S105：在所述第一硅半导体衬底的第二表面下形成源极和漏极；

步骤S106：在所述第一硅半导体衬底的第二表面上形成覆盖所述第二栅极、所述第二栅极侧壁以及所述源极与所述漏极的第二介电质覆盖层，在所述第二介电质覆盖层内形成连接所述源极的源极连接端子、连接所述漏极的漏极连接端子、连接所述第二栅极的第二栅极连接端子、连接所述含硅通孔连接柱的第一栅极连接端子。