[发明专利]一种配置文件的加载装置与方法

说明书

技术领域

本申请涉及电路领域，特别是涉及一种配置文件的加载装置与方法。

背景技术

目前，对于包含现场可编程门阵列（Field－Programmable Gate Array，FPGA）芯片的多处理器板卡，可以通过快速外设组件互联标准（Peripheral Component Interconnection Express，PCI Express，PCIe）通道对FPGA芯片进行配置文件的加载（比特bit文件的加载）。

图1示出了为一种包含FPGA芯片的多处理器板卡，该板卡包括微控制单元（Micro Control Unit，MCU）、FPGA芯片和串行外围设备接口闪存（serial peripheral interface flash，SPI flash）。如果选择使用PCIe链路（PCIe link）进行配置文件的加载，FPGA芯片需要先通过SPI flash加载一个只包含PCIe link的小bit文件，即，通过SPI flash加载部分配置文件，然后，在与处理器（例如，MCU）建立PCIe link之后，再通过PCIe链路加载剩下的bit文件（即，剩余的配置文件）。

由于PCIe链路在上电100ms之内必须建立链接（link），PCIe链路容易受到系统进程失效和/或SPI flash加载文件损坏的影响，当出现这些情况时，板卡功能会失效。在板卡通过PCIe加载配置文件失败之后，目前的解决方式是对板卡进行复位，重新开始加载流程；如果SPI flash加载文件损坏导致配置文件加载失败，则只能对板卡进行返厂维修。

发明内容

本申请所要解决的技术问题是提供一种配置文件的加载装置与方法，能够提高加载配置文件的效率。

为了解决上述问题，本申请公开了一种配置文件的加载装置，包括：微处理单元现场可编程门阵列FPGA芯片和微处理单元MCU，其中，FPGA芯片用于在对FPGA芯片进行上电之后，建立MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。

优选地，FPGA芯片还用于在PCIe链路建立失败的情况下，向MCU发送低电平的第一指示信号，其中，第一指示信号用于触发MCU复位。

优选地，上述装置还包括：三态芯片，其中，三态芯片的输出端与FPGA芯片的模式配置管脚相连，三态芯片的输入为第一指示信号，当第一指示信号为低电平时，模式配置管脚的值为第一预定值；FPGA芯片用于在模式配置管脚的值为第一预定值的情况下，通过MCU和FPGA芯片之间的数据总线获取配置文件。

优选地，FPGA芯片还用于在PCIe链路建立成功的情况下，向MCU发送高电平的第一指示信号。

优选地，上述装置还包括：三态芯片，其中，三态芯片的输出端与FPGA芯片的模式配置管脚相连，三态芯片的输入为第一指示信号，当第一指示信号为高电平时，模式配置管脚的值为第二预定值；FPGA芯片用于在模式配置管脚的值为第二预定值的情况下，通过PCIe链路获取配置文件。

优选地，第一指示信号是MCU的通电复位POR管脚的POR信号。

为了解决上述问题，本申请公开了一种配置文件的加载方法，包括：在对现场可编程门阵列FPGA芯片进行上电之后，建立微处理单元MCU和FPGA芯片之间的PCIe链路，以便通过PCIe链路加载配置文件；在PCIe链路建立失败的情况下，触发MCU复位；通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件。

优选地，在PCIe链路建立失败的情况下，触发MCU复位，包括：在PCIe链路建立失败的情况下，向MCU发送低电平的第一指示信号，第一指示信号用于触发MCU复位。

优选地，通过MCU和FPGA芯片之间的数据总线从MCU获取配置文件，并加载配置文件，包括：确定FPGA芯片的模式配置管脚的值为第一预定值，其中，当第一指示信号为低电平时，模式配置管脚的值为第一预定值；在模式配置管脚的值为第一预定值的情况下，通过MCU和FPGA芯片之间的数据总线获取配置文件，并加载配置文件。

优选地，在PCIe链路建立成功的情况下，向MCU发送高电平的第一指示信号。

与现有技术相比，本申请具有以下优点：