[发明专利]LDMOS器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种LDMOS器件及其形成方法。

背景技术

功率MOS管是在集成电路工艺基础上发展起来的新一代电力电子开关器件，利用此类器件，可在微电子工艺基础上实现电力设备高功率、大电流的要求。其中，高压横向双扩散金属氧化物半导体(lateral double-diffused metal oxide semiconductor，LDMOS)器件在功率器件中得到了日益广泛的应用

请参考图1，现有技术还公开了一种LDMOS器件的横截面示意图。如图1所示，该LDMOS包括P型衬底或者P型外延层11和位于其内部的浅沟槽隔离结构（STI）17。P型衬底或者外延层11内包括高压N阱12和P型体区（Body）13。高压N阱12内包括N型漏极14。P型体区13内包括N型源极15。在源极15和漏极14之间，且在高压N阱12和P型体区13之上，具有与源极15以及高压N阱12邻接的栅介质层16a和位于栅介质层16a上方的栅极16b。

在图1所示LDMOS中，高压N阱12作为漂移区（Drift），将改变LDMOS中电场的分布，提高LDMOS的击穿电压BV。其中，漂移区的长度L和掺杂浓度C是影响LDMOS击穿电压BV、工作电压（Operation Voltage，Vop）的两个重要因素。对于集成电路而言，通常一块集成电路板上具有多个LDMOS器件，为满足不同的需求，各LDMOS器件的击穿电压、工作电压可能并不相同，这就使得形成LDMOS器件的工艺步骤变得复杂。

如何简化LDMOS器件的形成步骤，降低制造成本成为现有技术亟待解决的技术问题。

发明内容

本发明解决的问题是提供一种LDMOS器件及其形成方法，简化制造工艺，有效降低制造成本。

为解决上述问题，本发明提供一种LDMOS器件的形成方法，包括：提供半导体衬底，所述半导体衬底内的一侧形成有体区；形成位于所述半导体衬底表面，并覆盖所述体区的掩膜层，所述掩膜层具有多个开口，所述多个开口暴露出另一侧的半导体衬底表面；以所述掩膜层为掩膜进行掺杂形成预漂移区，所述预漂移区内具有与多个开口相对应的多个子掺杂区；对所述预漂移区进行退火处理形成漂移区；形成位于部分体区和部分漂移区表面的栅极结构。

可选的，还包括：提供待形成的LDMOS器件的击穿电压或工作电压；根据所述击穿电压或工作电压获得漂移区的长度、漂移区的掺杂离子和对应的掺杂浓度；根据所述漂移区的长度、漂移区的掺杂离子和对应的掺杂浓度获得掩膜层的开口大小、形状和数量。

可选的，在各LDMOS器件的漂移区的长度相同，且面积相同，且掩膜层的各开口大小相同的条件下，所述掩膜层在各LDMOS器件所在区域的开口数量的比值与各LDMOS器件的漂移区的掺杂浓度的比值相同。

可选的，掺杂形成的预漂移区内的各子掺杂区的深度均大于浅沟槽隔离结构的深度。

可选的，所述预漂移区内的各子掺杂区的深度等于所述体区的深度。

可选的，当所述半导体衬底包括多个区域，用于形成多个LDMOS器件时，所述掩膜层位于半导体衬底的多个区域表面，定义出各LDMOS器件的预漂移区。

可选的，对所述预漂移区进行退火处理的温度为900℃-1000℃，退火时间为10秒-30秒。

可选的，对所述预漂移区进行高压退火时，所述退火处理的温度为900℃-1000℃，退火时间为1小时-2小时。

可选的，所述预漂移区的掺杂类型与体区的掺杂类型相反。

可选的，当体区的掺杂类型为N型时，所述预漂移区的掺杂类型为P型，例如B、BF₂或In；当体区的掺杂类型为P型时，所述预漂移区的掺杂类型为N型，例如P或As。

可选的，还包括：以所述栅极结构为掩膜向所述体区内轻掺杂形成轻源区，向漂移区内轻掺杂形成轻漏区；在所述栅极结构的侧壁形成侧墙；以所述侧墙和栅极结构为掩膜向所述体区内重掺杂形成源区，向所述漂移区内重掺杂形成漏区；对源区和漏区进行退火处理。

可选的，还包括：形成金属硅化物层，所述金属硅化物层覆盖待形成导电插塞的源区、漏区、栅电极层以及体区表面。

与现有技术相比，本发明的技术方案具有以下优点：