[发明专利]一种译码器和译码方法

权利要求书

1.一种译码器，其特征在于，所述译码器包括：

至少两个译码内核；

控制单元，用于在获取至少一个码块后，根据所述至少一个码块中每个码块的特征参数对所述每个码块进行预处理，获取所述每个码块的译码顺序；

所述控制单元，还用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核中的与所述译码顺序对应的译码内核中；

所述至少两个译码内核用于按照所述译码顺序，将接收到的所述每个码块分别进行译码，并且按照所述译码顺序输出译码后的数据。

2.根据权利要求1所述的译码器，其特征在于，所述控制单元包括：

识别单元，用于识别所述至少一个码块，并获取所述至少一个码块中每个码块的特征参数，所述特征参数包括码块长度、码块的迭代次数；

路由单元，用于根据所述每个码块的特征参数以及当前的所有的译码内核状态确定所述每个码块的所述译码顺序；

所述路由单元，还用于将所述每个码块按照所述译码顺序分别输入到第一缓存；

所述第一缓存，用于将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核。

3.根据权利要求1所述的译码器，其特征在于，所述译码内核包括：

至少两个输入缓存、至少两个输出缓存，所述输入缓存和所述输出缓存数量相同；

所述至少两个输入缓存，用于按照所述译码顺序，将接收到的所述每个码块分别传输至译码逻辑单元；

所述译码逻辑单元，用于将接收到所述每个码块进行译码，并将译码后的数据存储至一个所述输出缓存中；

所述至少两个输出缓存，用于按照所述译码顺序，将存储的译码后的数据分别输出。

4.根据权利要求2所述的译码器，其特征在于，所述第一缓存包括：

循环缓存，用于按照所述译码顺序存储所述每个码块，并将所述每个码块按照所述译码顺序分别输入到缓存处理模块；

所述缓存处理模块，用于存储所述每个码块，并将所述每个码块按照所述译码顺序分别输入到所述至少两个译码内核；其中，若所有码块中存在至少两个连续的短码块，且所述至少两个连续的短码块的总长度小于一个译码内核能够处理的长度，则将所述至少两个连续的短码块一同输入到同一个译码内核中。

5.根据权利要求3所述的译码器，其特征在于，所述至少两个输入缓存、所述至少两个输出缓存为乒乓结构的缓存；

所述译码逻辑单元为软输入软输出译码逻辑单元。

6.根据权利要求4所述的译码器，其特征在于，所述识别单元为交织地址生成器，所述路由单元包括：冲突检测器、优先级路由器、伪随机码生成器和缓存控制器，所述缓存处理模块为对数似然比存储模块。

7.一种译码方法，其特征在于，所述方法包括：

获取至少一个码块后，根据所述至少一个码块中每个码块的特征参数对所述每个码块进行预处理，获取所述每个码块的译码顺序；

按照所述译码顺序将所述每个码块分别输入到至少两个译码内核中的与所述译码顺序对应的译码内核中；

按照所述译码顺序，将接收到的所述每个码块分别进行译码，并且按照所述译码顺序输出译码后的数据。

8.根据权利要求7所述的方法，其特征在于，所述获取所述每个码块的译码顺序包括：

识别所述至少一个码块，并获取所述至少一个码块中每个码块的特征参数，所述特征参数包括码块长度、码块的迭代次数；

根据所述每个码块的特征参数以及当前的所有的译码内核状态确定所述每个码块的所述译码顺序。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

若所有码块中存在至少两个连续的短码块，且所述至少两个连续的短码块的总长度小于一个译码内核能够处理的长度，则将所述至少两个连续的短码块一同输入到同一个译码内核中。